JPH02260808A

JPH02260808A - 高速プログラマブル・ゲインアンプ

Info

Publication number: JPH02260808A
Application number: JP8070189A
Authority: JP
Inventors: Makoto Imamura; 誠今村; Kazuhiko Sakaguchi; 和彦坂口
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1989-03-31
Filing date: 1989-03-31
Publication date: 1990-10-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は高速プログラマブル・ゲインアンプに関し、更
に詳しくは入力を高速で切換えるようにした高速プログ
ラマブル・ゲインアンプに関する。

（従来の技術）プログラマブル・ゲインアンプ（ＰＧＡと略す）は、そ
の内部に少なくとも２組のゲインアンプを内蔵しており
、外部からの切換え信号によって１組の、ゲインアンプ
をセレクトし、アンプを所定のゲインに設定するように
したものである。

第４図はＰＧＡを用いたＡ／Ｄ変換システムの一般的な
構成を示すブロック図である。×１のゲインと×２のゲ
インをもつＰＧＡＩと、×４のゲインと×８のゲインを
もつＰＧＡ２とが直列接続され、ＰＧＡ２の出力がＡ／
Ｄ変換器３に入る構成となっている。これらＰＧＡＩ、
ＰＧＡ２は外部からの切換え信号により２組のゲインア
ンプのいずれか一方をセレクトできるようになっている
。

従って、図に示すシステムでは、入力切換えによりＸ４
．Ｘ８．Ｘ１６の３種類のゲインが選べ、Ａ／Ｄ変換器
３には常にフルスケール入力が入るようになっている。

第５図はＰＧＡの従来構成例を示す回路図である。図よ
り明らかなようにＰＧＡは集積回路により実現される場
合が多い。図に示すＰＧＡは、入力切換部１１．Ａ入力
部１２．Ｂ入力部１３．ゲインステージ部１４及び出力
部１５より構成されている。入力切換部１１は、アンプ
Ａ、Ｂのいずれか一方をセレクトするための回路であり
、主としてトランジスタＱ１３．Ｑ１４及び電流源Ｃ８
１とで構成されている。

八人内部は、差動トランジスタＱｌ、Ｑ２．　　トラン
ジスタＱ５及び電流源ＣＳ４より構成されている。入力
部Ｂは、差動トランジスタＱ３．Ｑ４゜トランジスタＱ
６及び電流源Ｃ３３，Ｃ３４より構成されている。図よ
り明らかなように、電流源ＣＳ４はＡ入力部、Ｂ入力部
に共通である。ゲインステージ部１４は、トランジスタ
Ｑ７．Ｑ８゜これらトランジスタにバイアスを供給する
バイアス回路１４Ａ及びこれらトランジスタＱ７．Ｑ８
に駆動電流を与える電流源Ｃ８２，Ｃ３３とカレントミ
ラー回路とにより構成されている。位相補償用のコンザ
ンサを接続する端子Ｃｏｍｐもゲインステージ部１４に
含まれる。ゲインステージを構成するトランジスタＱ７
．Ｑ８にはＡ入力部１２及びＢ入力部１３のコレクタ出
力が共通に入力されている。　出力部１５は、所謂ダイ
アモンドバッファ回路であり、トランジスタＱ９〜Ｑ１
２及び電流源ＣＳ５．Ｃ８６より構成されている。

出力Ｏｕｔは、コンプリメンタリ回路用トランジスタＱ
１１．Ｑ１２の接続点より取出されている。

以上の構成より明らかなように、ゲインステージ部１４
及び出力部１５はアンプＡ、Ｂに共通である。

このように構成された回路において、入力切換部１１で
アンプＡ、アンプＢのいずれか一方にセレクト信号を与
える。例えばアンプＡのセレクト信号を与えると、トラ
ンジスタＱ１３がオンになる。０１３がオンになると、
Ａ入力部がオンになる。八人内部１２がオンになった状
態でトランジスタＱｌ、Ｑ２のベースに差動入力信号が
入る。

Ａ入力部１２のコレクタ出力はゲインステージ部１４に
よりシングルエンドの信号に変換される。

ゲインステージ部１４の出力は出力部１５に入って電流
増幅された後、出力端子Ｏｕｔから出力される。

（発明が解決しようとする課題）従来の回路では、トランジスタＱ５．Ｑ６で入力部をＡ
、　Ｈのいずれかに決定するため、電流源Ｃ３４を流れ
る電流を切換えている（電流スイッチ動作）。このよう
な電流スイッチ動作では、トランジスタＱ５．Ｑ６のオ
フになった側のコレクタ容量にチャージされた電荷を放
電させる必要がある。従って、別に放電回路を設けない
と高速のスイッチングができない。このコレクタ容量の
ために、各入力回路毎のアイソレーションも悪くなる。

また、ゲインステージ部１４及び出力部１５が共通化さ
れているため、アンプＡ、Ｂに合わせて別々に最適の位
相補償を行うことができないという不具合があった。

本発明はこのような課題に鑑みてなされたものであって
、その目的は入力切換えを高速で行うと共に、位相補償
を各入力回路毎に独立に行うことができる高速プログラ
マブル・ゲインアンプを提供することを目的としている
。

（課題を解決するための手段）前記した課題を解決する本発明は、その内部に少なくと
も２組のゲインアンプを内蔵し、外部切換え信号により
そのうちの何れか一方をセレクトするようにしたプログ
ラマブル拳ゲインアンプにおいて、各入力を受ける差動
入力回路を入力の数だけ設けると共に、差動入力回路を
構成するトランジスタのコレクタ側に２組ずつの電流ス
イッチ用差動回路を設け、これら差動回路用トランジス
タのコレクタの一方を電源に、他方を出力とし、これら
差動回路用トランジスタのベースに入力切換え信号を与
え、これら差動回路の電流を電源又は出力に切換えるよ
うに構成したことを特徴としている。

（作用）入力の切換えを差動入力部を構成するトランジスタのコ
レクタ側で行う。かつ、この入力切換え部を差動構成の
トランジスタを用い、使用しない側のアンプ出力を電源
側に逃がすようにする。このような構成とすることによ
り、高速のスイッチングを行うことができる。また、エ
ミッタ回路を自由に設計できるので、位相補償も回路に
応じて独立に行うことができる。

（実施例）以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例を示す要部の構成を示す電気
回路図である。図にはアンプＡ、Ｂの入力切換え回路の
み示し、ゲインステージ部及び出力部は図示していない
。ゲインステージ部及び出力部の構成は、第５図に示す
回路と同様であるものとする。図において、２０．２１
は２組の差動入力部である。これら差動入力部２０．２
１は、下段が差動トランジスタＱ２３．Ｑ２６及びＱ２
９、Ｑ３２による差動入力回路を、上段がトランジスタ
Ｑ２１．Ｑ２２、Ｑ２４．Ｑ２５、Ｑ２７゜Ｑ２８、Ｑ
３０．Ｑ３１による電流スイッチ回路をそれぞれ構成し
ている。

トランジスタＱ２１．Ｑ２２及びトランジスタＱ２４．
Ｑ２５のエミッタはそれぞれ共通接続されている。トラ
ンジスタＱ２１．Ｑ２２の共通接続点はトランジスタＱ
２３のコレクタに、トランジスタＱ２４．Ｑ２５の共通
接続点はトランジスタＱ２６のコレクタにそれぞれ接続
されている。

また、トランジスタＱ２１．Ｑ２４のベースにはスイッ
チ信号Ｓ２が、トランジスタＱ２２．Ｑ２５のベースに
はスイッチ信号Ｓ１がそれぞれ接続されている。

また、トランジスタＱ２１．Ｑ２４のコレクタは電源＋
Ｖｃｃに共通接続され、トランジスタＱ２２のコレクタ
は出力０ＵＴ１となり、トランジスタＱ２５のコレクタ
は出力０ＵＴ２となりでいる。トランジスタＱ２３のエ
ミッタには電流源Ｃ８１０が接続され、電流源Ｃ５ＩＯ
の他端は電源−Ｖｃｃに接続されている。トランジスタ
Ｑ２６のエミッタには電流源Ｃ８１１が接続され、電流
源Ｃ８１１の他端は電源−Ｖｃｃに接続されている。更
に、トランジスタＱ２３．Ｑ２６のエミッタ間には、位
相補償用の抵抗Ｒｄが接続されている。

上述した差動入力部２０の構成は、差動入力部２１の電
流スイッチ回路及び差動入力回路についても全く同様で
ある。但し、差動入力部２１においては、差動入力回路
用トランジスタＱ２９．Ｑ３２のエミッタが共通接続さ
れ、この共通接続点は１個の電流源Ｃ３１２に接続され
、電流源Ｃ８１２の他端は電源−Ｖｃｃに接続されてい
る。このように構成された回路の動作を説明すれば、以
下のとおりである。

ここでは、回路Ａを例えば×１で使用し、回路Ｂを×３
２で使用するものとする（実際のゲイン設定は、外付は
抵抗により行う）。先ず、回路Ａ。

Ｂの位相補償について説明する。一般的にゲインが小さ
い程、位相補償量は大きくなる。従って、ゲインの大き
い×３２を担当する回路Ｂ側では特別に位相補償はして
いない（実際には、ゲインステージ部の位相補償端子に
コンデンサを接続して軽く位相補償している。第５図参
照）。一方、回路Ａ側では×１のゲインであるので、位
相補償を行う必要がある。本発明によれば、電流源を位
相補償を兼ねて構成できる。

×１の方では、デイジェネレーション（電流源）をＣ３
ｌＯ，Ｃ３ｌＩに２分し、その間に抵抗Ｒｄを接続して
いる。このような構成とすることにより、相互コンダク
タンスｇｍを下げ、ボード線図における位相余裕（フェ
ーズマージン）を増やして回路の安定化を図っている。

このように、本発明によれば、差動入力回路が入力毎に
独立に設けられているので、入力回路毎に独立に位相補
償を行うことができ、それぞれの入力について最適の位
相補償を行うことができる。

次に、第２図に示すタイミングチャートを参照して本回
路の動作を説明する。第２図（イ）。

（ロ）に示すようにスイッチ信号Ｓ１が“１“でＳ２が
“０“の時、電流スイッチ回路のトランジスタはＱ２２
．Ｑ２５．Ｑ２８．Ｑ３１がオンになり、Ｑ２１．Ｑ２
４．Ｑ２７．Ｑ３０はオフである。この時、オンになっ
ているトランジスタの内、Ｑ２２．Ｑ２５が（つまり回
路Ａ側カリ　（〕１）に示すように０ＵＴＩ、０ＵＴ２
として出力される。回路Ｂ側のオンになっているトラン
ジスタＱ２８、Ｑ３１は電源＋Ｖｃｃに接続されている
ので、Ｂ側については電源＋Ｖｃｃ側に電流が流れ出す
ことになる。

次に、（イ）、（ロ）に示すように、スイッチ信号Ｓ１
が“０″で、Ｓ２が“１”になると、電流スイッチ回路
のトランジスタはＱ２１．Ｑ２４゜Ｑ２７．Ｑ３０がオ
ンに、Ｑ２２．Ｑ２５．Ｑ２８、Ｑ３１がオフになる。

この時、オンになっているトランジスタの内、Ｑ２７．
Ｑ３０が（つまり回路Ｂ側が）（ハ）に示すように０Ｕ
ＴＩ、０ＵＴ２として出力される。回路Ａ側のオンにな
っているトランジスタＱ２１．Ｑ２４は電源＋ＶｃＣに
接続されているので、Ａ側については電源＋Ｖｃｃ側に
電流が流れ出すことになる。

トランジスタ０２３．Ｑ２６及び電流源Ｃ３ｌＯ，Ｃ３
ｌＩはＡ側の差動入力回路を構成し、トランジスタＱ２
２．Ｑ２５がオンの時、出力を次段に送る。同様に、ト
ランジスタＱ２９．Ｑ３２及び電流源Ｃ８１２でＢ側の
差動入力回路を構成し、トランジスタＱ２７．Ｑ３０が
オンの時、出力を次段に送る。このように、本発明では
トランジスタＱ２３．Ｑ２６及びＱ２９．Ｑ３２で構成
される差動入力回路が常にオンになっているので、この
部分では電流スイッチは行われずトランジスタＱ２３．
Ｑ２６及びＱ２９．Ｑ３２のコレクタ容量がスイッチン
グ時間に影響することがなくなる。従って、本発明にお
けるスイッチング時間はトランジスタＱ２１．Ｑ２２．
Ｑ２４．Ｑ２５゜Ｑ２７．Ｑ２８．Ｑ３０．Ｑ３１の切
換え時間のみに依存し、高速のスイッチングが可能とな
る。

第３図は本発明の他の実施例の要部構成例を示す電気回
路図である。第２図と同一のものは、同一の符号を付し
て示す。図において、電流源Ｃ８１０〜Ｃ３１２は図に
示すようにトランジスタと抵抗により構成されている。

そして、電流源を構成するトランジスタのベースにはバ
イアス電圧ＶＭが印加されている。第２図に示す電源−
Ｖｃｃは、ここではＶＥＥとして示している。第２図の
実施例と比較して最大の相違点は、電流スイッチ回路を
構成するトランジスタであって出力０ＵＴ１．０ＵＴ２
に接続されるＱ２２．Ｑ２５．Ｑ２７、Ｑ３０のベース
にバイアス電圧ＶＰが固定的に印加されている点である
。

そして、電源Ｖｃｃに接続されるトランジスタＱ２１．
Ｑ２４．Ｑ２８．Ｑ３１のベースにスイッチ信号ＳＬ、
Ｓ２を印加するようにしている。

回路Ａの入力はＩＮＩ、ＩＮ２、回路Ｂの入力はｒＮ３
．ＩＮ４である。また、抵抗Ｒｄには並列に位相補償用
のコンデンサＣが接続されている。

このように構成された回路において、電源ＶｃＣが比較
的低い（例えば＋５Ｖ）場合でも、出力に接続するトラ
ンジスタが飽和することなく、次段に電流を送ることが
できる。また、このような接続方式とすることにより、
ノイズが出力に乗らないようにすることができる。その
他の動作は、第２図と同様であるので説明は省略する。

上述の説明では、入力回路をＡとＢの２組設けた場合に
ついて説明したが、本発明はこれに限るものではなく、
３組以上の回路を設けることができ、これら回路を切換
えて１個の回路をセレクトすることができる。また、上
述の説明では位相補償を八日路側のみに設けた場合を例
にとったが、本発明はこれに限るものではなく、Ｂ側に
も設けるようにすることができ、またＡ側、Ｂ側のいず
れもに設けないようにすることもできる。

（発明の効果）以上、詳細に説明したように、本発明によれば電流スイ
ッチ回路を差動入力回路のコレクタ側に設け、選択しな
い側の電流を電源（＋Ｖｃｃ）に流す構成とすることに
より、差動入力回路がオフにならないので、オンする時
間がなくなり、切換え時間が短くなり、高速になる。ま
た、差動入力回路のエミッタ側では、別個に電流源を設
けているので、電流源においてそれぞれ最適な位相補償
を行うことができる。

【図面の簡単な説明】第１図は本発明の一実施例を示す要部の構成を示す電気
回路図、第２図は各部の動作を示すタイミングチャート
、第３図は本発明の他の実施例を示す要部の構成を示す
電気回路図、第４図はＰＧＡを用いたＡ／Ｄ変換システ
ムの一般的な構成を示すブロック図、第５図はＰＧＡの
従来構成例を示す回路図である。２０．２１・・・差動入力部

Claims

【特許請求の範囲】

その内部に少なくとも２組のゲインアンプを内蔵し、外
部切換え信号によりそのうちの何れか一方をセレクトす
るようにしたプログラマブル・ゲインアンプにおいて、
各入力を受ける差動入力回路を入力の数だけ設けると共
に、差動入力回路を構成する差動トランジスタのコレク
タ側に２組ずつの電流スイッチ用差動回路を設け、これ
ら差動回路用トランジスタのコレクタの一方を電源に、
他方を出力とし、これら差動回路用トランジスタのベー
スに入力切換え信号を与え、これら差動回路の電流を電
源又は出力に切換えるように構成した高速プログラマブ
ル・ゲインアンプ。