JPH02262379A - 半導体受光装置及びその製造方法 - Google Patents
半導体受光装置及びその製造方法Info
- Publication number
- JPH02262379A JPH02262379A JP1083556A JP8355689A JPH02262379A JP H02262379 A JPH02262379 A JP H02262379A JP 1083556 A JP1083556 A JP 1083556A JP 8355689 A JP8355689 A JP 8355689A JP H02262379 A JPH02262379 A JP H02262379A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light
- guard ring
- semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体受光装置及びその製造方法に係わり、
特にガードリング構造を有するブレーナ型へテロ接合ア
バランシェフォトダイオード（Ａｖａｌａｎｃｈｅ Ｐ
ｈｏｔｏ Ｄｉｏｄｅ、以下ＡＰＤと略す）等の半導体
受光装置及びその製造方法に関する。
特にガードリング構造を有するブレーナ型へテロ接合ア
バランシェフォトダイオード（Ａｖａｌａｎｃｈｅ Ｐ
ｈｏｔｏ Ｄｉｏｄｅ、以下ＡＰＤと略す）等の半導体
受光装置及びその製造方法に関する。
（従来の技術）
従来、光通信用の検出器としては、一般にフォトダイオ
ードが使用されているが、その中でも受信側マージンの
点で内部増幅機能を有するＡＰＤが有用である。特に、
Ｉ ｎＧａＡｓ又はＩｎＧａＡｓＰを光吸収層に用い、
ＩｎＰを増倍層に用いたＡＰＤは、格子整合したヘテロ
接合が可能であり、且つ石英系光ファイバーの低損失域
である １．１〜１．６μｍ帯に受信感度を持つ。この
ため、長距離大容量光通信の検出器として有望であり、
その研究開発が盛んに進められている。
ードが使用されているが、その中でも受信側マージンの
点で内部増幅機能を有するＡＰＤが有用である。特に、
Ｉ ｎＧａＡｓ又はＩｎＧａＡｓＰを光吸収層に用い、
ＩｎＰを増倍層に用いたＡＰＤは、格子整合したヘテロ
接合が可能であり、且つ石英系光ファイバーの低損失域
である １．１〜１．６μｍ帯に受信感度を持つ。この
ため、長距離大容量光通信の検出器として有望であり、
その研究開発が盛んに進められている。
従来のＡＰＤ構造の一例（特開昭６Ｏ−１９８７８ｆｉ
号）を第８図に示す。ｎ”−１ｎＰ基板８１の上にｎ−
１ｎＰバッファ層８２．ｎ−−ＩｎＧａＡｓ光吸収層８
３．ｎ−ＩｎＧａＡｓＰ中間層８４．ｎ−ＩｎＰアバラ
ンシェ増倍層８５及びｎ−−ＩｎＰ層８６を順次形成し
た半導体多層膜に、熱拡散或いはイオン注入により、階
段型ｐｎ接合を有するｐ＋型導電領域の受光領域８７が
形成され、この受光領域８７の周囲に傾斜型ｐｎ接合を
有するｐ型導電領域の第１のガードリング領域８８が一
部重なるように形成されている。さらに、第１のガード
リング領域８８の周囲に、第１のガードリング領域８８
より接合深さが浅い第２のガードリング領域８９が一部
重なるように形成されている。第１のガードリング領域
８８は階段型ｐｎ接合のエツジブレイクを防ぐため、第
２のガードリング領域８９は第１のガードリング領域８
８のエツジブレイクを防ぐためのものである。なお、９
１は透明絶縁膜、９２は絶縁膜、９３．９４は電極を示
している。
号）を第８図に示す。ｎ”−１ｎＰ基板８１の上にｎ−
１ｎＰバッファ層８２．ｎ−−ＩｎＧａＡｓ光吸収層８
３．ｎ−ＩｎＧａＡｓＰ中間層８４．ｎ−ＩｎＰアバラ
ンシェ増倍層８５及びｎ−−ＩｎＰ層８６を順次形成し
た半導体多層膜に、熱拡散或いはイオン注入により、階
段型ｐｎ接合を有するｐ＋型導電領域の受光領域８７が
形成され、この受光領域８７の周囲に傾斜型ｐｎ接合を
有するｐ型導電領域の第１のガードリング領域８８が一
部重なるように形成されている。さらに、第１のガード
リング領域８８の周囲に、第１のガードリング領域８８
より接合深さが浅い第２のガードリング領域８９が一部
重なるように形成されている。第１のガードリング領域
８８は階段型ｐｎ接合のエツジブレイクを防ぐため、第
２のガードリング領域８９は第１のガードリング領域８
８のエツジブレイクを防ぐためのものである。なお、９
１は透明絶縁膜、９２は絶縁膜、９３．９４は電極を示
している。
しかしながら、この種のＡＰＤにあっては次のような問
題があった。即ち、２つのガードリングは形成条件が異
なるため２回のイオン注入工程を必要とし、その活性化
と拡散のために高温（例えば７５０℃）の熱処理工程を
必要とする。
題があった。即ち、２つのガードリングは形成条件が異
なるため２回のイオン注入工程を必要とし、その活性化
と拡散のために高温（例えば７５０℃）の熱処理工程を
必要とする。
また、受光部、第１及び第２のガードリング部に対し、
それぞれのｐｎ接合位置合わせマージンをとるため、受
光部径に比べてｐｎ接合面積が大きくなり、接合容量や
暗電流の増加を招いていた。
それぞれのｐｎ接合位置合わせマージンをとるため、受
光部径に比べてｐｎ接合面積が大きくなり、接合容量や
暗電流の増加を招いていた。
（発明が解決しようとする課題）
このように従来技術によるガードリング形成は、製造工
程が複雑であるばかりか、注入イオンの活性化のために
エピタキシャル成長温度よりも高温にさらす必要があり
半導体基板の品質劣化の原因になる。また、ガードリン
グ部に起因する暗電流が受光部に起因する暗電流と共に
同じ電極を通じて流れるため、暗電流の増大の原因にな
る。
程が複雑であるばかりか、注入イオンの活性化のために
エピタキシャル成長温度よりも高温にさらす必要があり
半導体基板の品質劣化の原因になる。また、ガードリン
グ部に起因する暗電流が受光部に起因する暗電流と共に
同じ電極を通じて流れるため、暗電流の増大の原因にな
る。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、受光部の暗電流を最小限に抑えるこ
とができ、且つ製造工程の簡略化をはかり得る半導体受
光装置及びその製造方法を提供することにある。
的とするところは、受光部の暗電流を最小限に抑えるこ
とができ、且つ製造工程の簡略化をはかり得る半導体受
光装置及びその製造方法を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明の骨子は、ガードリング部を受光部のｐｎ接合の
外周部分に重ねて形成するのではなく、受光部の外周部
と重ならない領域に受光部のｐｎ接合形成と同時に形成
し、受光部及びガードリング部をそれぞれ異なる電極に
接続することにある。
外周部分に重ねて形成するのではなく、受光部の外周部
と重ならない領域に受光部のｐｎ接合形成と同時に形成
し、受光部及びガードリング部をそれぞれ異なる電極に
接続することにある。
前述したように、ＡＰＤは高電圧を加えて用いるためｐ
ｎ接合近傍で局所ブレイクが起こり易く、それを抑える
ためにイオン注入等で緩やかなｐｎ接合であるガードリ
ングを形成する必要があった。ところが、本発明者等の
研究及び実験によれば、受光部の外周部の重ならない領
域にガードリングを形成したＡＰＤに高電圧を加えても
局所ブレイクが起こらないことが確認された。
ｎ接合近傍で局所ブレイクが起こり易く、それを抑える
ためにイオン注入等で緩やかなｐｎ接合であるガードリ
ングを形成する必要があった。ところが、本発明者等の
研究及び実験によれば、受光部の外周部の重ならない領
域にガードリングを形成したＡＰＤに高電圧を加えても
局所ブレイクが起こらないことが確認された。
本発明はこのような点に着目し、第１導電型の半導体基
体と、この半導体基体の表面層に形成された第２導電型
の受光領域と、前記半導体基体の表面層に前記受光領域
を囲み該受光領域とは重ならないように形成されたガー
ドリング領域とを具備し、前記受光領域及びガードリン
グ領域をそれぞれ異なる電極に接続した３端子構造半導
体受光装置を提案するものである。
体と、この半導体基体の表面層に形成された第２導電型
の受光領域と、前記半導体基体の表面層に前記受光領域
を囲み該受光領域とは重ならないように形成されたガー
ドリング領域とを具備し、前記受光領域及びガードリン
グ領域をそれぞれ異なる電極に接続した３端子構造半導
体受光装置を提案するものである。
また本発明は、上記半導体受光装置の製造方法において
、第１導電型の半導体基体の表面層に第２導電型不純物
を導入し、第２導電型の受光領域及び該受光領域を囲む
第２導電型のガードリング領域を同時に形成し、次いで
前記受光領域及びガードリング領域にそれぞれ異なる電
極を接続するようにした方法である。
、第１導電型の半導体基体の表面層に第２導電型不純物
を導入し、第２導電型の受光領域及び該受光領域を囲む
第２導電型のガードリング領域を同時に形成し、次いで
前記受光領域及びガードリング領域にそれぞれ異なる電
極を接続するようにした方法である。
（作用）
本発明によれば、高電界がかかるｐｎ接合近傍で起こる
局所ブレイクを防ぐために形成するガードリングを、従
来のように受光部外周に一部を重ねて設けるのではなく
、受光部外周側の重ならない領域に設け、受光部とガー
ドリング部は異なる電極に接続して独立に電圧を印加し
ている。このため、ガードリング部に起因する暗電流が
受光部に流れることはなく、第７図に示すように受光部
に流れる暗電流を低減することができる。なお、動作状
態においては、独立したガードリング部の電界によって
受光部エツジでの横方向にのびる高電界の発生を抑える
ことができ、これにより受光部の階段型ｐｎ接合のエツ
ジブレイクを防ぐことが可能となる。
局所ブレイクを防ぐために形成するガードリングを、従
来のように受光部外周に一部を重ねて設けるのではなく
、受光部外周側の重ならない領域に設け、受光部とガー
ドリング部は異なる電極に接続して独立に電圧を印加し
ている。このため、ガードリング部に起因する暗電流が
受光部に流れることはなく、第７図に示すように受光部
に流れる暗電流を低減することができる。なお、動作状
態においては、独立したガードリング部の電界によって
受光部エツジでの横方向にのびる高電界の発生を抑える
ことができ、これにより受光部の階段型ｐｎ接合のエツ
ジブレイクを防ぐことが可能となる。
また、従来のようなｐｎ接合の位置合わせを行わなくて
も、例えば１回の熱拡散により受光部及びガードリング
部の形成が行え、さらにイオン注入後の熱処理のような
高温プロセスを必ずしも必要としない。また、半導体結
晶成長時に反対導電型半導体層を形成しイオン注入によ
って受光部とガードリング部を分離すれば、熱拡散プロ
セスさえ必ずしも必要としない。従って、製造工程が簡
略で、プロセスの低温化により結晶の熱変動を最小限に
抑えることが可能で、しかも低暗電流化が可能な半導体
受光装置が得られる。
も、例えば１回の熱拡散により受光部及びガードリング
部の形成が行え、さらにイオン注入後の熱処理のような
高温プロセスを必ずしも必要としない。また、半導体結
晶成長時に反対導電型半導体層を形成しイオン注入によ
って受光部とガードリング部を分離すれば、熱拡散プロ
セスさえ必ずしも必要としない。従って、製造工程が簡
略で、プロセスの低温化により結晶の熱変動を最小限に
抑えることが可能で、しかも低暗電流化が可能な半導体
受光装置が得られる。
（実施例）
以下、本発明の詳細を図示の実施例によって説明する。
なお、以下の実施例では、ＩｎＰ／Ｉ ｎＧａＡｓヘテ
ロ接合ＡＰＤについて説明するが、他のへテロ接合ＡＰ
Ｄ及びホモ接合ＡＰＤ等についても全く同様であること
は容易に理解される。
ロ接合ＡＰＤについて説明するが、他のへテロ接合ＡＰ
Ｄ及びホモ接合ＡＰＤ等についても全く同様であること
は容易に理解される。
第１図は本発明の第１の実施例に係わるＡＰＤの概略構
造を示す断面図である。ｎ”−ＩｎＰ基板１１上に、ｎ
−１ｎＰバッファ層１２を２ａｍ厚に、キャリア濃度が
１〜２ Ｘ １０”ｃ＋ｎ −’のｎ−１ｎＧａＡｓ光
吸収層１３を２ａｍ厚に、キャリア濃度が２ Ｘ １０
１１０１６ａのｎ−１ｎＧａＡｓＰ中間層１４を０．４
μｍ厚に、キャリア濃度が２〜３ Ｘ １０１１０ｌ６
’のｎ−１ｎＰアバランシ工増倍層１５を１μｍ厚に、
キャリア濃度が１〜２ Ｘ １０”ｃｍ−’のｎ−−１
ｎＰ層１６を０．８μｍ厚に、順次エピタキシャル成長
により形成した後、５ｉｎ２膜２１を絶縁マスクとして
、Ｃｄを５６０℃の温度で１５分間熱拡散し、所望の深
さにｐｎ接合が位置するようにｐ＋型の受光領域１７及
びガードリング領域１８を形成した。また、受光領域１
７表面の一部及びガードリング領域１８の表面に、それ
ぞれが別電極としてとれるようにオーミック電極２２．
２３を形成し、さらに基板１１の裏面側にオーミック電
極２４を形成した。
造を示す断面図である。ｎ”−ＩｎＰ基板１１上に、ｎ
−１ｎＰバッファ層１２を２ａｍ厚に、キャリア濃度が
１〜２ Ｘ １０”ｃ＋ｎ −’のｎ−１ｎＧａＡｓ光
吸収層１３を２ａｍ厚に、キャリア濃度が２ Ｘ １０
１１０１６ａのｎ−１ｎＧａＡｓＰ中間層１４を０．４
μｍ厚に、キャリア濃度が２〜３ Ｘ １０１１０ｌ６
’のｎ−１ｎＰアバランシ工増倍層１５を１μｍ厚に、
キャリア濃度が１〜２ Ｘ １０”ｃｍ−’のｎ−−１
ｎＰ層１６を０．８μｍ厚に、順次エピタキシャル成長
により形成した後、５ｉｎ２膜２１を絶縁マスクとして
、Ｃｄを５６０℃の温度で１５分間熱拡散し、所望の深
さにｐｎ接合が位置するようにｐ＋型の受光領域１７及
びガードリング領域１８を形成した。また、受光領域１
７表面の一部及びガードリング領域１８の表面に、それ
ぞれが別電極としてとれるようにオーミック電極２２．
２３を形成し、さらに基板１１の裏面側にオーミック電
極２４を形成した。
この実施例においては、イオン注入後行わないので活性
化のための高温熱処理を必要としない。第２図にこの実
施例によるＡＰＤに高電圧を印加した場合の空乏層内の
電気力線を示す。
化のための高温熱処理を必要としない。第２図にこの実
施例によるＡＰＤに高電圧を印加した場合の空乏層内の
電気力線を示す。
第２図において基板との間に印加する電圧の絶対値は受
光領域１７よりガードリング領域１８の方を小さくして
いる。この場合、ガードリング領域１７に起因する電流
はガードリング領域１７上に形成された電極２３に流れ
るので、受光領域１７の暗電流は低く抑えることができ
る。
光領域１７よりガードリング領域１８の方を小さくして
いる。この場合、ガードリング領域１７に起因する電流
はガードリング領域１７上に形成された電極２３に流れ
るので、受光領域１７の暗電流は低く抑えることができ
る。
また、ガードリング領域１８によって形成される電界に
よって、受光領域１７のエツジで横方向に伸びる高電界
を抑えることができ、その結果、受光領域１７の階段型
ｐｎ接合のエツジブレイクを防ぐことができる。
よって、受光領域１７のエツジで横方向に伸びる高電界
を抑えることができ、その結果、受光領域１７の階段型
ｐｎ接合のエツジブレイクを防ぐことができる。
かくして本実施例によれば、受光領域１７とガードリン
グ領域１８とを分離した構造を持つ３端子構造ＡＰＤに
おいて、局所ブレイクを防ぐ効果が十分に得られ、ガー
ドリング領域１８に起因する暗電流はガードリング領域
１８上に形成された電極２３を通じて流れるので受光領
域１７上に形成された主電極２１を通じて流れる暗電流
を低く抑えることができる。しかも、製造工程を簡略化
した低温プロセスで良好な素子特性を有する半導体受光
装置を実現することができる。従って、素子特性の優れ
た半導体受光装置を簡易に再現性よく実現することがで
き、その有用性は絶大である。
グ領域１８とを分離した構造を持つ３端子構造ＡＰＤに
おいて、局所ブレイクを防ぐ効果が十分に得られ、ガー
ドリング領域１８に起因する暗電流はガードリング領域
１８上に形成された電極２３を通じて流れるので受光領
域１７上に形成された主電極２１を通じて流れる暗電流
を低く抑えることができる。しかも、製造工程を簡略化
した低温プロセスで良好な素子特性を有する半導体受光
装置を実現することができる。従って、素子特性の優れ
た半導体受光装置を簡易に再現性よく実現することがで
き、その有用性は絶大である。
第３図は本発明の第２の実施例に係わるＡＰＤの概略構
造を示す断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。
造を示す断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。
この実施例では、ｎ ” Ｉ ｎ Ｐ基板１１上に、
各層１２．〜，１６を先の実施例と同じ条件で形成した
後、図示しないＳｉＯ２膜を絶縁マスクとして用いてガ
ードリングとなる領域の外周部にＢｅイオンを１５０ｋ
ＶでＩ Ｘ １０１３ｃ１１１−２注入し、７００℃で
２０分の熱処理を行うことにより、イオン注入後の活性
化と拡散を行いガードリング領域（第２のガードリング
領域）１９を形成し、イオン注入のためのＳｉＯ２膜を
取り除いた後に、新たに熱拡散のためにＳｉＯ２膜２１
を絶縁マスクとして形成し、Ｃｄを５６０℃の温度で１
５分間熱拡散し、所望の深さにｐ ＋ ｎ接合が位置す
るように受光領域１７及びガードリング領域（第１のガ
ードリング領域）１８を形成した。
各層１２．〜，１６を先の実施例と同じ条件で形成した
後、図示しないＳｉＯ２膜を絶縁マスクとして用いてガ
ードリングとなる領域の外周部にＢｅイオンを１５０ｋ
ＶでＩ Ｘ １０１３ｃ１１１−２注入し、７００℃で
２０分の熱処理を行うことにより、イオン注入後の活性
化と拡散を行いガードリング領域（第２のガードリング
領域）１９を形成し、イオン注入のためのＳｉＯ２膜を
取り除いた後に、新たに熱拡散のためにＳｉＯ２膜２１
を絶縁マスクとして形成し、Ｃｄを５６０℃の温度で１
５分間熱拡散し、所望の深さにｐ ＋ ｎ接合が位置す
るように受光領域１７及びガードリング領域（第１のガ
ードリング領域）１８を形成した。
第３図の構造は第１図のガードリング領域１８の外周部
にイオン注入を行った構造であるが、これによってガー
ドリング領域１８に受光領域１７への印加電圧と絶対値
が同程度または僅かに高く電圧を印加できるようにした
ものである。第４図に本発明の第２の実施例によるＡＰ
Ｄに高電圧を印加した場合の電気力線を示す。第４図に
おいて基板との間に印加する電圧の絶対値は受光領域１
７に比べてガードリング領域１８の方が僅かに大きいか
同程度である。
にイオン注入を行った構造であるが、これによってガー
ドリング領域１８に受光領域１７への印加電圧と絶対値
が同程度または僅かに高く電圧を印加できるようにした
ものである。第４図に本発明の第２の実施例によるＡＰ
Ｄに高電圧を印加した場合の電気力線を示す。第４図に
おいて基板との間に印加する電圧の絶対値は受光領域１
７に比べてガードリング領域１８の方が僅かに大きいか
同程度である。
この場合も、ガードリング領域１８によって形成される
電界によって、受光領域１７のエツジで横方向に伸びる
高電界の発生を抑えることができ、これにより受光部ｐ
ｎ接合からの電界はアバランシェ増倍層から光吸収層ま
で一様に延びるようになり、また第１の実施例と同様に
ガードリング領域１８に起因する電流はガードリング領
域１８上に形成された電極２３に流れるので、受光領域
１７の暗電流は低く抑えることができる。
電界によって、受光領域１７のエツジで横方向に伸びる
高電界の発生を抑えることができ、これにより受光部ｐ
ｎ接合からの電界はアバランシェ増倍層から光吸収層ま
で一様に延びるようになり、また第１の実施例と同様に
ガードリング領域１８に起因する電流はガードリング領
域１８上に形成された電極２３に流れるので、受光領域
１７の暗電流は低く抑えることができる。
第５図は本発明の第３の実施例に係わるＡＰＤの概略構
造を示す断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。
造を示す断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。
この実施例では、ｒｉ“−ＩｎＰ基板１１上に、各層１
２．〜，１５を先の実施例と同じ条件で形成したのち、
続いてキャリア濃度が１〜２×１０”ｃｎ＋−’のｎ−
−１ｎＰ層１６を０．２μｍ厚に、キャリア濃度がＩ
Ｘ １０１１０ｌ８’のｐ”−１ｎＰ層５６を０．８μ
ｍ厚に、順次エピタキシャル成長に・より形成した。次
いで、５ｉｎ２膜２１を絶縁マスクとして、■イオンを
１００ｋＶ テＩ Ｘ １０”ｅｌｌ−２注入し、受光
領域１７及びガードリング領域１８の分離のための絶縁
部（高抵抗層）５８を形成した。このイオン注入された
ｐ型１ｎＰ領域５６は４００℃程度の熱処理により抵抗
率１０６Ω（至）以上の半絶縁領域５８となる。また、
第５図では水素をイオン注入源として用いたが、この代
わりにｎ型不純物を用いてもよい。この場合、ｎ型不純
物をイオン注入した後、活性化のための熱処理を行えば
、ｐ４型受光領域１７とイオン注入領域の界面では緩や
かなｐｎ接合が形成されることになり、電界集中緩和が
期待できる。
２．〜，１５を先の実施例と同じ条件で形成したのち、
続いてキャリア濃度が１〜２×１０”ｃｎ＋−’のｎ−
−１ｎＰ層１６を０．２μｍ厚に、キャリア濃度がＩ
Ｘ １０１１０ｌ８’のｐ”−１ｎＰ層５６を０．８μ
ｍ厚に、順次エピタキシャル成長に・より形成した。次
いで、５ｉｎ２膜２１を絶縁マスクとして、■イオンを
１００ｋＶ テＩ Ｘ １０”ｅｌｌ−２注入し、受光
領域１７及びガードリング領域１８の分離のための絶縁
部（高抵抗層）５８を形成した。このイオン注入された
ｐ型１ｎＰ領域５６は４００℃程度の熱処理により抵抗
率１０６Ω（至）以上の半絶縁領域５８となる。また、
第５図では水素をイオン注入源として用いたが、この代
わりにｎ型不純物を用いてもよい。この場合、ｎ型不純
物をイオン注入した後、活性化のための熱処理を行えば
、ｐ４型受光領域１７とイオン注入領域の界面では緩や
かなｐｎ接合が形成されることになり、電界集中緩和が
期待できる。
第６図に本発明の第３の実施例によるＡＰＤに高電圧を
印加した場合の電気力線を示す。第６図において基板と
の間に印加する電圧の絶対値は受光領域１７とガードリ
ング領域１８とで同程度である。
印加した場合の電気力線を示す。第６図において基板と
の間に印加する電圧の絶対値は受光領域１７とガードリ
ング領域１８とで同程度である。
なお、本発明は上述した各実施例に限定されるものでは
ない。実施例ではＩ ｎ Ｐ ／ Ｉ ｎ Ｇ ａＡｓ
へテロ接合ＡＰＤについて説明したが、他のへテロ接合
ＡＰＤやホモ接合ＡＰＤ等に適用することもできる。即
ち、半導体多層膜を用いる代わりに、ゲルマニウムやシ
リコン等の基板の表面層に直接、受光領域やガードリン
グ領域を形成することも可能である。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。
ない。実施例ではＩ ｎ Ｐ ／ Ｉ ｎ Ｇ ａＡｓ
へテロ接合ＡＰＤについて説明したが、他のへテロ接合
ＡＰＤやホモ接合ＡＰＤ等に適用することもできる。即
ち、半導体多層膜を用いる代わりに、ゲルマニウムやシ
リコン等の基板の表面層に直接、受光領域やガードリン
グ領域を形成することも可能である。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。
［発明の効果コ
以上詳述したように本発明によれば、ガードリング部を
受光部のｐｎ接合の外周部分に重ねて形成するのではな
く、受光部の外周部と重ならない領域に受光部のｐｎ接
合形成と同時に形成し、受光部及びガードリング部をそ
れぞれ異なる電極に接続することにより、受光部上に形
成された電極を通じて流れる暗電流は低く抑えることが
できる。また、受光部のｐｎ接合及びガードリング部の
ｐｎ接合を１回の拡散工程で形成できるので、製造工程
の簡略化をはかり得る。
受光部のｐｎ接合の外周部分に重ねて形成するのではな
く、受光部の外周部と重ならない領域に受光部のｐｎ接
合形成と同時に形成し、受光部及びガードリング部をそ
れぞれ異なる電極に接続することにより、受光部上に形
成された電極を通じて流れる暗電流は低く抑えることが
できる。また、受光部のｐｎ接合及びガードリング部の
ｐｎ接合を１回の拡散工程で形成できるので、製造工程
の簡略化をはかり得る。
第１図は本発明の第１の実施例に係わるＡＰＤの概略構
造を示す断面図、第２図は第１の実施例のＡＰＤに電圧
を印加したときの電気力線を示す模式図、第３図は本発
明の第２の実施例の概略構造を示す断面図、第４図は第
２の実施例における電気力線を示す模式図、第５図は本
発明の第３の実施例の概略構造を示す断面図、第６図は
第３の実施例における電気力線を示す模式図、第７図は
本発明のＡＰＤ及び従来のＡＰＤの逆方向電圧印加にお
ける暗電流特性を示す特性図、第８図は従来のＡＰＤの
概略構造を示す断面図である。 １１−ｎ” −１ｎ Ｐ基板、１２− ｎ −１ｎ Ｐ
バラフッ層、１３・・・ｎ−１ｎＧａＡｓ光吸収層、１
４−−・ｎ −Ｉ ｎ Ｇ ａ Ａ ｓ Ｐ中間層、１
５−ｎ −１、ｎＰアバランシェ増倍層、１６・・・ｎ
−−ＩｎＰ層、１７・・・ｐ＋型層（受光領域） １８
・・・ｐ１型層（第１のガードリング領域）、１９・・
・ｐ＋型層（第２のガードリング領域）、２１・・・絶
縁膜、２２．２３・・・ｐ側電極、２４・・・ｎ側電極
、５６−ｐ”−１ｎＰ層、５８−・・絶縁部（高抵抗層
）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第５図 第６図 第３図 １Ｉ７図 ソ４ 第８図
造を示す断面図、第２図は第１の実施例のＡＰＤに電圧
を印加したときの電気力線を示す模式図、第３図は本発
明の第２の実施例の概略構造を示す断面図、第４図は第
２の実施例における電気力線を示す模式図、第５図は本
発明の第３の実施例の概略構造を示す断面図、第６図は
第３の実施例における電気力線を示す模式図、第７図は
本発明のＡＰＤ及び従来のＡＰＤの逆方向電圧印加にお
ける暗電流特性を示す特性図、第８図は従来のＡＰＤの
概略構造を示す断面図である。 １１−ｎ” −１ｎ Ｐ基板、１２− ｎ −１ｎ Ｐ
バラフッ層、１３・・・ｎ−１ｎＧａＡｓ光吸収層、１
４−−・ｎ −Ｉ ｎ Ｇ ａ Ａ ｓ Ｐ中間層、１
５−ｎ −１、ｎＰアバランシェ増倍層、１６・・・ｎ
−−ＩｎＰ層、１７・・・ｐ＋型層（受光領域） １８
・・・ｐ１型層（第１のガードリング領域）、１９・・
・ｐ＋型層（第２のガードリング領域）、２１・・・絶
縁膜、２２．２３・・・ｐ側電極、２４・・・ｎ側電極
、５６−ｐ”−１ｎＰ層、５８−・・絶縁部（高抵抗層
）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第５図 第６図 第３図 １Ｉ７図 ソ４ 第８図
Claims (5)
- （１）第１導電型の半導体基体と、この半導体基体の表
面層に形成された第２導電型の受光領域と、前記半導体
基体の表面層に前記受光領域を囲み該受光領域とは重な
らないように形成されたガードリング領域とを具備し、
前記受光領域及びガードリング領域をそれぞれ異なる電
極に接続してなることを特徴とする半導体受光装置。 - （２）第１導電型の半導体基板と、この半導体基板上に
積層形成された少なくとも光吸収層及びアバランシェ増
倍層を含む第１導電型の半導体多層膜と、この半導体多
層膜の表面層に形成された第２導電型の受光領域と、前
記半導体多層膜の表面層に前記受光領域を囲み該領域と
は重ならないように形成されたガードリング領域とを具
備し、前記受光領域及びガードリング領域がそれぞれ独
立に電圧が印加されるように異なる電極に接続してなる
ことを特徴とする半導体受光装置。 - （３）第１導電型の半導体基板と、この半導体基板上に
積層形成された少なくとも光吸収層及びアバランシェ増
倍層を含む第１導電型の半導体多層膜と、この半導体多
層膜上に形成された第２導電型の半導体膜と、この半導
体膜にリング状に形成され内側の受光領域と外側のガー
ドリング領域とを電気的に分離する高抵抗領域又は第１
導電型領域とを具備し、前記受光領域及びガードリング
領域をそれぞれ異なる電極に接続してなることを特徴と
する半導体受光装置。 - （４）第１導電型の半導体基体の表面層に第２導電型不
純物を選択的に導入し、第２導電型の受光領域及び該受
光領域を囲む第２導電型のガードリング領域を同時に形
成する工程と、前記受光領域及びガードリング領域にそ
れぞれ異なる電極を接続する工程とを含むことを特徴と
する半導体受光装置の製造方法。 - （５）ｎ型半導体基板上に少なくともｎ型光吸収層、ｎ
型アバランシェ増倍層及び該増倍層と同種のｐ型半導体
層を順次成長する工程と、前記ｐ型半導体層の受光部と
なる領域とガードリング部となる領域の間にＨ、Ｄ、Ｈ
ｅ、Ｌｉ、Ｂｅ、Ｎｅ、Ａｒ又はｎ型不純物の少なくと
も一つをイオン注入して、ｐ型の受光領域とｐ型のガー
ドリング領域とを分離する工程と、前記ｎ型半導体基板
、ｐ型受光領域及びｐ型ガードリング領域のそれぞれに
異なる電極を接続する工程とを含むことを特徴とする半
導体受光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083556A JP2793238B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体受光装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083556A JP2793238B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体受光装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10056687A Division JP2996943B2 (ja) | 1998-03-09 | 1998-03-09 | 半導体受光装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02262379A true JPH02262379A (ja) | 1990-10-25 |
| JP2793238B2 JP2793238B2 (ja) | 1998-09-03 |
Family
ID=13805786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1083556A Expired - Fee Related JP2793238B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体受光装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793238B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724018B2 (en) | 2001-09-06 | 2004-04-20 | Sumitomo Electric Industries, Ltd. | Zn1-xMgxSySe1-y pin-photodiode and Zn1-xMgxSySe1-y avalanche-photodiode |
| JP2007335596A (ja) * | 2006-06-14 | 2007-12-27 | Hamamatsu Photonics Kk | フォトダイオードアレイ |
| CN106328752A (zh) * | 2016-11-14 | 2017-01-11 | 南通大学 | 一种平面型侧向收集结构铟镓砷红外探测器芯片 |
| CN111863971A (zh) * | 2019-04-30 | 2020-10-30 | 阿聚尔斯佩西太阳能有限责任公司 | 堆叠状的高截止的InGaAs半导体功率二极管 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931021A (zh) * | 2010-08-28 | 2010-12-29 | 湘潭大学 | 单光子雪崩二极管及基于此的三维coms图像传感器 |
| CN102024863B (zh) * | 2010-10-11 | 2013-03-27 | 湘潭大学 | 高速增强型紫外硅选择性雪崩光电二极管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057785A (ja) * | 1973-09-18 | 1975-05-20 | ||
| JPS5687380A (en) * | 1979-12-18 | 1981-07-15 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device for detection of radiant light |
| JPS60173882A (ja) * | 1984-02-20 | 1985-09-07 | Nec Corp | 半導体装置 |
-
1989
- 1989-03-31 JP JP1083556A patent/JP2793238B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057785A (ja) * | 1973-09-18 | 1975-05-20 | ||
| JPS5687380A (en) * | 1979-12-18 | 1981-07-15 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device for detection of radiant light |
| JPS60173882A (ja) * | 1984-02-20 | 1985-09-07 | Nec Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724018B2 (en) | 2001-09-06 | 2004-04-20 | Sumitomo Electric Industries, Ltd. | Zn1-xMgxSySe1-y pin-photodiode and Zn1-xMgxSySe1-y avalanche-photodiode |
| JP2007335596A (ja) * | 2006-06-14 | 2007-12-27 | Hamamatsu Photonics Kk | フォトダイオードアレイ |
| CN106328752A (zh) * | 2016-11-14 | 2017-01-11 | 南通大学 | 一种平面型侧向收集结构铟镓砷红外探测器芯片 |
| CN111863971A (zh) * | 2019-04-30 | 2020-10-30 | 阿聚尔斯佩西太阳能有限责任公司 | 堆叠状的高截止的InGaAs半导体功率二极管 |
| CN111863971B (zh) * | 2019-04-30 | 2023-10-31 | 阿聚尔斯佩西太阳能有限责任公司 | 堆叠状的高截止的InGaAs半导体功率二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2793238B2 (ja) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050156192A1 (en) | Planar avalanche photodiode | |
| JPH02159775A (ja) | 半導体受光素子及びその製造方法 | |
| JPH051628B2 (ja) | ||
| JP2002368238A (ja) | タンデム型太陽電池およびその製造方法 | |
| JP2996943B2 (ja) | 半導体受光装置及びその製造方法 | |
| JP2793238B2 (ja) | 半導体受光装置及びその製造方法 | |
| JPS6244709B2 (ja) | ||
| JPH05206497A (ja) | 半導体受光素子 | |
| GB2246907A (en) | Photodetector for an infrared imager | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JPS6180875A (ja) | 半導体装置 | |
| JPS6331176A (ja) | 光半導体装置 | |
| JPS6328505B2 (ja) | ||
| JP2658013B2 (ja) | 半導体受光素子の製造方法 | |
| JPS6328349B2 (ja) | ||
| JPH0241185B2 (ja) | ||
| JPH04246867A (ja) | 半導体光検出器 | |
| JPH0382085A (ja) | 半導体受光素子及びその製造方法 | |
| JPS60173882A (ja) | 半導体装置 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JPH0362977A (ja) | 長波長アバランシエフォトダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |