JPH022624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH022624A JPH022624A JP63148180A JP14818088A JPH022624A JP H022624 A JPH022624 A JP H022624A JP 63148180 A JP63148180 A JP 63148180A JP 14818088 A JP14818088 A JP 14818088A JP H022624 A JPH022624 A JP H022624A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- wafer
- temperature
- bulk
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の概要〕
半導体装置、特に電荷を保持、あるいは転送する機能を
有する半導体装置の製造方法に関し、バルクおよびエピ
タキシャル層の酸素濃度を規定して、酸素析出を有効に
作ることにより、基板電流を低減する方法を提供するこ
とを目的とし、高酸素バルク（１，３ＸＩＯ”ａｔｍ／
ｃ＋ｆ１以上）に低酸素エピタキシャル（１，０Ｘ１０
”ａｔｍ／ｃＪ以下）成長させたウェハを使用し、ウェ
ハプロセス中に４００℃〜９００”Ｃの範囲内のアニー
ルを行い、主にバルク層において酸素析出させることを
特徴とする半導体装置の製造方法を含み構成する。
有する半導体装置の製造方法に関し、バルクおよびエピ
タキシャル層の酸素濃度を規定して、酸素析出を有効に
作ることにより、基板電流を低減する方法を提供するこ
とを目的とし、高酸素バルク（１，３ＸＩＯ”ａｔｍ／
ｃ＋ｆ１以上）に低酸素エピタキシャル（１，０Ｘ１０
”ａｔｍ／ｃＪ以下）成長させたウェハを使用し、ウェ
ハプロセス中に４００℃〜９００”Ｃの範囲内のアニー
ルを行い、主にバルク層において酸素析出させることを
特徴とする半導体装置の製造方法を含み構成する。
本発明は、半導体装置、特に電荷を保持、あるいは転送
する機能を有する半導体装置の製造方法に関する。
する機能を有する半導体装置の製造方法に関する。
第３図に示される構造の固体撮像素子は知られたもので
あり、図中、１１はｎ型半導体（シリコン）基板、１２
はｐ型の高濃度ウェル、１３ａと１３ｂはそれぞれＣＣ
Ｄレジスタ３１とフォトダイオード３２のｎ゛層、１４
は素子骨Ｍ領域、１５は絶縁膜（ＳｉＯ□膜）、１６は
ストレージ（Ｓｔｏｒａｇｅ）電極、１７はバリア（ｂ
ａｒｒｉ−ｅｒ）電極を示し、３１で示す領域はＣＣＤ
（電荷結合デバイス）のレジスタ、３２はフォトダイ
オードである。
あり、図中、１１はｎ型半導体（シリコン）基板、１２
はｐ型の高濃度ウェル、１３ａと１３ｂはそれぞれＣＣ
Ｄレジスタ３１とフォトダイオード３２のｎ゛層、１４
は素子骨Ｍ領域、１５は絶縁膜（ＳｉＯ□膜）、１６は
ストレージ（Ｓｔｏｒａｇｅ）電極、１７はバリア（ｂ
ａｒｒｉ−ｅｒ）電極を示し、３１で示す領域はＣＣＤ
（電荷結合デバイス）のレジスタ、３２はフォトダイ
オードである。
ＣＣＤデバイスにおいては、例えば光によって発生せし
められた電荷は、電極の下の基板表面の電位の低いポテ
ンシャル井戸と呼ばれる部分に蓄えられ、次に隣接する
電極に負の電圧が与えられると、この電界によって電荷
は隣接電極の下に移る。
められた電荷は、電極の下の基板表面の電位の低いポテ
ンシャル井戸と呼ばれる部分に蓄えられ、次に隣接する
電極に負の電圧が与えられると、この電界によって電荷
は隣接電極の下に移る。
続いて電極の電圧が最初の状態に戻されると電荷は右隣
の電極の下に転送される。此のプロセスを繰り返して電
荷を第４図の素子の列に沿って転送することができ、固
体撮像デバイスにおいては、第４図に示される素子がマ
トリックス状に配置され、フォトダイオード３２に入射
した光によって生じた電荷が前記した如くに転送される
ものである。
の電極の下に転送される。此のプロセスを繰り返して電
荷を第４図の素子の列に沿って転送することができ、固
体撮像デバイスにおいては、第４図に示される素子がマ
トリックス状に配置され、フォトダイオード３２に入射
した光によって生じた電荷が前記した如くに転送される
ものである。
この構造において、基板バイアス（例えば５Ｖ）をかけ
てもＣＣＤレジスタ３１内の電荷はぬけてはいけないの
で、ＣＣＤレジスタ３１の中心３３（図に１点鎖線で示
す。）を軸に高濃度ウェル１２が形成されている。
てもＣＣＤレジスタ３１内の電荷はぬけてはいけないの
で、ＣＣＤレジスタ３１の中心３３（図に１点鎖線で示
す。）を軸に高濃度ウェル１２が形成されている。
前記したような電荷結合デバイス（ＣＣＤ）において、
ＣＣＤ レジスターの中を電荷が転送される際、基板電
流が多いと、その基板電流はＣＣＤレジスター内に入り
込み、あたかも、最初からそれだけの電荷があったかの
様にふるまう。それゆえに、基板電流の低減が要求され
ている。こ−で基板電流とは、界面準位の場にトラップ
された電荷がトラップから逃れて出てくることにより発
生するもので、この基板電流はウェハの表面欠陥に関係
する。
ＣＣＤ レジスターの中を電荷が転送される際、基板電
流が多いと、その基板電流はＣＣＤレジスター内に入り
込み、あたかも、最初からそれだけの電荷があったかの
様にふるまう。それゆえに、基板電流の低減が要求され
ている。こ−で基板電流とは、界面準位の場にトラップ
された電荷がトラップから逃れて出てくることにより発
生するもので、この基板電流はウェハの表面欠陥に関係
する。
この為、酸素析出に効果のあるイントリンシック・ゲッ
タリング（ＩＧ）などが公知の手法として、既にあるが
、ウェハ製造方法によるウェハ内濃度バラツキによる問
題などからウェハバルク表面に、シリコンを５〜２０μ
ｍの厚さにエピタキシャル成長させたいわゆるエビウェ
ハを使用する必要がある。
タリング（ＩＧ）などが公知の手法として、既にあるが
、ウェハ製造方法によるウェハ内濃度バラツキによる問
題などからウェハバルク表面に、シリコンを５〜２０μ
ｍの厚さにエピタキシャル成長させたいわゆるエビウェ
ハを使用する必要がある。
従来の半導体装置においては、この基板電流を押、Ａる
為にＩＧを行なっていたが、ウェハ表面上の酸素を性成
拡散させる為、１度高温（１０００℃〜Ｉ２５０°Ｃ）
まで上げてから、低温（４００℃〜９００°Ｃ）のシー
ケンスを行なっていた。
為にＩＧを行なっていたが、ウェハ表面上の酸素を性成
拡散させる為、１度高温（１０００℃〜Ｉ２５０°Ｃ）
まで上げてから、低温（４００℃〜９００°Ｃ）のシー
ケンスを行なっていた。
ところが、高酸素濃度バルクに低酸素濃度のエピタキシ
ャル層を成長させたエビウェハに、前記した１ｏｏｏ”
ｃ〜１２５０″Ｃの熱シーケンスをしてからＩＧ処理を
行うと、本来性成拡散を促進させる高温熱シーケンスの
ためエビウェハ表面からは、酸素が性成拡散しているが
、それにも増して、バルク層からエビ層に酸素が拡散す
ることが判明した。
ャル層を成長させたエビウェハに、前記した１ｏｏｏ”
ｃ〜１２５０″Ｃの熱シーケンスをしてからＩＧ処理を
行うと、本来性成拡散を促進させる高温熱シーケンスの
ためエビウェハ表面からは、酸素が性成拡散しているが
、それにも増して、バルク層からエビ層に酸素が拡散す
ることが判明した。
従って、従来の熱シーケンスでは、ＩＧの効果が発揮で
きず、ＩＧをやってもやらな（でも同じであるという欠
点を生じていた。
きず、ＩＧをやってもやらな（でも同じであるという欠
点を生じていた。
そこで本発明は、バルクおよびエピタキシャル層の酸素
濃度を規定して、酸素析出を有効に作るごとにより基板
電流を低減する方法を提供することを目的とする。
濃度を規定して、酸素析出を有効に作るごとにより基板
電流を低減する方法を提供することを目的とする。
〔課題を解決するための手段］
上記課題は、高酸素バルク（１，３ＸＬＯ１８ａｔｍ／
ｃ＋Ｉ１以上）に低酸素エピタキシャル（１，０Ｘ１
０”ａｔｍ／ｃ１１１以下）成長させたウェハを使用し
、ウェハプロセス中に４００℃〜９００°Ｃの範囲内の
アニールを行い、主にバルク層において酸素析出させる
ことを特徴とする半導体装置の製造方法によって解決さ
れる。
ｃ＋Ｉ１以上）に低酸素エピタキシャル（１，０Ｘ１
０”ａｔｍ／ｃ１１１以下）成長させたウェハを使用し
、ウェハプロセス中に４００℃〜９００°Ｃの範囲内の
アニールを行い、主にバルク層において酸素析出させる
ことを特徴とする半導体装置の製造方法によって解決さ
れる。
第１図は、本発明の原理を示す熱シーケンスであり、符
号１を付した工程は低温アニール領域で、この低温アニ
ールによってバルク層内に酸素析出を行うものである。
号１を付した工程は低温アニール領域で、この低温アニ
ールによってバルク層内に酸素析出を行うものである。
すなわち、本発明では第１図のような熱シーケンスを行
うことにより、バルクからエピタキシャル層に酸素が拡
散する熱処理（図面に符号３で示す）を行う前に、低温
アニールによりバルク内で酸素析出するようにし、その
後に熱処理を行っても、酸素がバルクからエピタキシャ
ル層に拡散しないようにしたものである。
うことにより、バルクからエピタキシャル層に酸素が拡
散する熱処理（図面に符号３で示す）を行う前に、低温
アニールによりバルク内で酸素析出するようにし、その
後に熱処理を行っても、酸素がバルクからエピタキシャ
ル層に拡散しないようにしたものである。
従って、ＣＣＤやダイナミック・ランダム・アクセス・
メモリ（Ｄ−ＲＡＭ）の場合にはエビウェハ内のゲッタ
リングサイトとなる酸素析出がエピタキシャル層内には
少なく、バルク層内には多く発生するために、基板電流
が減少し、Ｓ／Ｎ比が上がる結果となる。
メモリ（Ｄ−ＲＡＭ）の場合にはエビウェハ内のゲッタ
リングサイトとなる酸素析出がエピタキシャル層内には
少なく、バルク層内には多く発生するために、基板電流
が減少し、Ｓ／Ｎ比が上がる結果となる。
以下、本発明を図示の実施例により具体的に説明する。
第２図は、本発明の１実施例の構成図であり、高酸素バ
ルク （１，３Ｘ１０ＩｌｌａｔＩＩｌ／ｃｆｆ１以上
）に低酸素（１，０Ｘ１０”ａｔｍ／ｃ＋Ｉｌ以下）エ
ピタキシャル成長させたエビウェハを使用した場合の熱
シーケンスを示している。図中、２はウェハに、不純物
が拡散して侵入するのを防ぐために表面を酸化し、酸化
膜（ＳｉＯ□膜）をつけるための９００°Ｃの温度での
工程、１は低温（６００°Ｃ）アニールにて酸素析出さ
せる工程、３は酸素析出を大きく成長させる１０００°
Ｃの工程である。なお、低温アニール工程ｌは４００℃
〜９００℃の範囲内にあればよいことが実験で確かめら
れた。
ルク （１，３Ｘ１０ＩｌｌａｔＩＩｌ／ｃｆｆ１以上
）に低酸素（１，０Ｘ１０”ａｔｍ／ｃ＋Ｉｌ以下）エ
ピタキシャル成長させたエビウェハを使用した場合の熱
シーケンスを示している。図中、２はウェハに、不純物
が拡散して侵入するのを防ぐために表面を酸化し、酸化
膜（ＳｉＯ□膜）をつけるための９００°Ｃの温度での
工程、１は低温（６００°Ｃ）アニールにて酸素析出さ
せる工程、３は酸素析出を大きく成長させる１０００°
Ｃの工程である。なお、低温アニール工程ｌは４００℃
〜９００℃の範囲内にあればよいことが実験で確かめら
れた。
上の実施例では、不純物のウェハへの侵入を防ぐため２
の工程にて、ウェハ表面に酸化膜を成長させたが、それ
に代え化学気相成長（ＣＶＤ）法により酸化膜を成長さ
せて、この工程を省いてもよく、さらにはこの酸化膜を
成長する工程を全く省いても良い。さらに、３の工程は
酸素析出を大きく成長させる手法の熱処理であるので、
場合によってこの工程も省いてもよい。
の工程にて、ウェハ表面に酸化膜を成長させたが、それ
に代え化学気相成長（ＣＶＤ）法により酸化膜を成長さ
せて、この工程を省いてもよく、さらにはこの酸化膜を
成長する工程を全く省いても良い。さらに、３の工程は
酸素析出を大きく成長させる手法の熱処理であるので、
場合によってこの工程も省いてもよい。
以上のように本発明によれば、ＩＧの長所であるゲッタ
リングサイトは酸素析出により形成されるため、高酸素
濃度のバルク層で数多く発生し、エピタキシャル層の表
面付近では、発生しにくくなる。このため、ノイズとし
て素子特性に悪影響を与える基板電流は、バルク中のゲ
ッタリングサイトにより、大幅に低減される効果を奏し
、素子特性を充分に満足させることができ、半導体装置
の特性向上に寄与するところが大きい。
リングサイトは酸素析出により形成されるため、高酸素
濃度のバルク層で数多く発生し、エピタキシャル層の表
面付近では、発生しにくくなる。このため、ノイズとし
て素子特性に悪影響を与える基板電流は、バルク中のゲ
ッタリングサイトにより、大幅に低減される効果を奏し
、素子特性を充分に満足させることができ、半導体装置
の特性向上に寄与するところが大きい。
第１図は本発明の原理的熱シーケンスの図、第２図は本
発明−実施例熱シーケンスの図、第３図は従来の固体描
像素子の断面図である。 図中、 ｌは低温工程、 ２は酸化膜成長工程、 ３は高温工程 を示す。 特許出廓人 冨士通株式会社 代理人弁理士 久 木 元 彰 同 大管 義之
発明−実施例熱シーケンスの図、第３図は従来の固体描
像素子の断面図である。 図中、 ｌは低温工程、 ２は酸化膜成長工程、 ３は高温工程 を示す。 特許出廓人 冨士通株式会社 代理人弁理士 久 木 元 彰 同 大管 義之
Claims (1)
- 高酸素バルク（１．３×１０＾１＾８ａｔｍ／ｃｍ＾
３以上）に低酸素エピタキシャル（１．０×１０＾１＾
８ａｔｍ／ｃｍ＾３以下）成長させたウェハを使用し、
ウェハプロセス中に４００℃〜９００℃の範囲内のアニ
ールを行い、主にバルク層において酸素析出させること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148180A JPH022624A (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148180A JPH022624A (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022624A true JPH022624A (ja) | 1990-01-08 |
Family
ID=15447038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148180A Pending JPH022624A (ja) | 1988-06-17 | 1988-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313897B1 (en) | 1996-10-23 | 2001-11-06 | Sharp Kabushiki Kaisha | Rubbing treatment apparatus having roller with specific implanting directions of the pile yarns and method of rubbing |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198735A (ja) * | 1984-03-22 | 1985-10-08 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63104322A (ja) * | 1986-10-21 | 1988-05-09 | Toshiba Corp | エピタキシヤルウエ−ハ |
-
1988
- 1988-06-17 JP JP63148180A patent/JPH022624A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198735A (ja) * | 1984-03-22 | 1985-10-08 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63104322A (ja) * | 1986-10-21 | 1988-05-09 | Toshiba Corp | エピタキシヤルウエ−ハ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313897B1 (en) | 1996-10-23 | 2001-11-06 | Sharp Kabushiki Kaisha | Rubbing treatment apparatus having roller with specific implanting directions of the pile yarns and method of rubbing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992846A (en) | Polycrystalline silicon active layer for good carrier mobility | |
| JPH0469814B2 (ja) | ||
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| US4859626A (en) | Method of forming thin epitaxial layers using multistep growth for autodoping control | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| JPH022624A (ja) | 半導体装置の製造方法 | |
| JPS61294866A (ja) | 電荷結合型半導体装置 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JP3533783B2 (ja) | 半導体基板および半導体装置の各製造方法 | |
| JPH1041311A (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JP3673538B2 (ja) | 不揮発性半導体記憶装置の形成方法 | |
| JPH11162991A (ja) | 半導体装置の製造方法 | |
| KR950002173B1 (ko) | 반도체 장치의 폴리실리콘 증착방법 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH0443646A (ja) | 半導体装置及びその製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JPH1092761A (ja) | シリコンウエーハの製造方法 | |
| JPS6066857A (ja) | 固体撮像素子の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPH0629543A (ja) | 半導体装置の製造方法 | |
| JPS6089931A (ja) | 半導体装置の製造方法 |