JPH0226375B2 - - Google Patents
Info
- Publication number
- JPH0226375B2 JPH0226375B2 JP58140826A JP14082683A JPH0226375B2 JP H0226375 B2 JPH0226375 B2 JP H0226375B2 JP 58140826 A JP58140826 A JP 58140826A JP 14082683 A JP14082683 A JP 14082683A JP H0226375 B2 JPH0226375 B2 JP H0226375B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- silicon nitride
- plasma silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/283—Reinforcing structures, e.g. bump collars
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、多層配線の高歩留り化、高信頼性化
を図つた半導体装置に関するものである。
を図つた半導体装置に関するものである。
半導体集積回路において、素子の高密度化に伴
い、多層配線は絶対不可欠なものとなつてきてい
る。多層配線の実現に際し、大きな問題の１つに
層間の絶縁膜がある。層間の絶縁膜は構造上次の
三つの項目を満足することが必要である。
い、多層配線は絶対不可欠なものとなつてきてい
る。多層配線の実現に際し、大きな問題の１つに
層間の絶縁膜がある。層間の絶縁膜は構造上次の
三つの項目を満足することが必要である。
(1) 絶縁性がすぐれていること。
(2) 金属被着面が平坦であること。
(3) 機械的強度が十分であること。
従来、プラズマ窒化けい素膜（Ｐ−SiN膜とい
う）が上記(1)、(3)の項目を満足するため、層間絶
縁膜として採用されることが多かつたが、上記(2)
の項目において難点がある。すなわち、第１図の
断面図に示すように、シリコン基板１の上に、絶
縁膜２を介して一層目の金属配線３が形成され、
さらに金属配線３を被つてプラズマ窒化けい素膜
（Ｐ−SiN膜）４が形成され、その上に２層目の
金属配線５が形成された多層配線構造では、Ｐ−
SiNの層間絶縁膜４は急峻な段部Ｓを有する形状
となり、この部分で２層目の金属配線５が断線す
るという問題が生じている。
う）が上記(1)、(3)の項目を満足するため、層間絶
縁膜として採用されることが多かつたが、上記(2)
の項目において難点がある。すなわち、第１図の
断面図に示すように、シリコン基板１の上に、絶
縁膜２を介して一層目の金属配線３が形成され、
さらに金属配線３を被つてプラズマ窒化けい素膜
（Ｐ−SiN膜）４が形成され、その上に２層目の
金属配線５が形成された多層配線構造では、Ｐ−
SiNの層間絶縁膜４は急峻な段部Ｓを有する形状
となり、この部分で２層目の金属配線５が断線す
るという問題が生じている。
一方、シリカ液のスピンコート・焼成で形成さ
れた酸化膜は上記(2)の項目は満足するものの、上
記(1)、(3)の項目については難点があり、特に(1)の
項目は満足しないことから、単独では層間絶縁膜
として採用されることはない。したがつて、スピ
ンコート・焼成酸化膜と、上記Ｐ−SiN膜との２
重構造にすることにより、上記３項目の全てを満
足せしめることができる。
れた酸化膜は上記(2)の項目は満足するものの、上
記(1)、(3)の項目については難点があり、特に(1)の
項目は満足しないことから、単独では層間絶縁膜
として採用されることはない。したがつて、スピ
ンコート・焼成酸化膜と、上記Ｐ−SiN膜との２
重構造にすることにより、上記３項目の全てを満
足せしめることができる。
第２図は、Ｐ−SiN膜とスピンコート・焼成酸
化膜の２重構造を採用した断面図で、第１図に比
べて、２層間の金属配線５と、（Ｐ−SiN膜４と
の間にスピンコート・焼成酸化膜６が介在されて
いる。酸化膜６により、Ｐ−SiN膜の急峻な段部
は解消され、２層目の金属配線５の断線は生じな
くなつたが、しかし、第２図の円Ａ内に見られる
ように、機械的に大きな力が加わるボンデイング
パツド部では、ペレツト組立時において、Ｐ−
SiN膜４と酸化膜６との界面が剥れてしまうとい
う不都合が生じる。
化膜の２重構造を採用した断面図で、第１図に比
べて、２層間の金属配線５と、（Ｐ−SiN膜４と
の間にスピンコート・焼成酸化膜６が介在されて
いる。酸化膜６により、Ｐ−SiN膜の急峻な段部
は解消され、２層目の金属配線５の断線は生じな
くなつたが、しかし、第２図の円Ａ内に見られる
ように、機械的に大きな力が加わるボンデイング
パツド部では、ペレツト組立時において、Ｐ−
SiN膜４と酸化膜６との界面が剥れてしまうとい
う不都合が生じる。
本発明の目的は、上述のような、Ｐ−SiN膜上
の金属配線の断線がなく、さらに、機械的な外力
に対しても配線剥れなどの発生し難い多層配線構
造をもつた半導体装置を提供するにある。
の金属配線の断線がなく、さらに、機械的な外力
に対しても配線剥れなどの発生し難い多層配線構
造をもつた半導体装置を提供するにある。
本発明の特徴は、半導体基板上の絶縁膜の上に
設けられた下層配線と、前記下層配線上および前
記絶縁膜上に設けられた層間絶縁膜と、前記下層
配線を覆うごとく前記層間絶縁膜上に設けられた
上層配線と、前記下層配線が下に位置しない前記
層間絶縁膜上に設けられた、外力が加わるボンデ
イングパツドとを有する半導体装置において、前
記層間絶縁膜は、前記下層配線上から前記絶縁膜
上にかけて連続的に設けられたプラズマ窒化けい
素膜と、前記プラズマ窒化けい素膜上に被着して
設けられたスピンコート・焼成で形成された酸化
膜とを有し、前記酸化膜は前記下層配線上をおお
つて前記プラズマ窒化けい素膜の上面に被着しこ
れにより前記上層配線はその全下面を前記酸化膜
に被着した状態で前記下層配線を覆つており、か
つ、前記下層配線が下に位置しない前記プラズマ
窒化けい素膜の所定個所上の前記酸化膜が選択的
に除去されて該所定個所の上表面を露出し、この
露出したプラズマ窒化けい素の上表面にその下面
を被着して前記ボンデイングパツドを設けた半導
体装置にある。
設けられた下層配線と、前記下層配線上および前
記絶縁膜上に設けられた層間絶縁膜と、前記下層
配線を覆うごとく前記層間絶縁膜上に設けられた
上層配線と、前記下層配線が下に位置しない前記
層間絶縁膜上に設けられた、外力が加わるボンデ
イングパツドとを有する半導体装置において、前
記層間絶縁膜は、前記下層配線上から前記絶縁膜
上にかけて連続的に設けられたプラズマ窒化けい
素膜と、前記プラズマ窒化けい素膜上に被着して
設けられたスピンコート・焼成で形成された酸化
膜とを有し、前記酸化膜は前記下層配線上をおお
つて前記プラズマ窒化けい素膜の上面に被着しこ
れにより前記上層配線はその全下面を前記酸化膜
に被着した状態で前記下層配線を覆つており、か
つ、前記下層配線が下に位置しない前記プラズマ
窒化けい素膜の所定個所上の前記酸化膜が選択的
に除去されて該所定個所の上表面を露出し、この
露出したプラズマ窒化けい素の上表面にその下面
を被着して前記ボンデイングパツドを設けた半導
体装置にある。
つぎに本発明を実施例により説明する。
第３図ａ〜ｄは本発明の一実施例を製造工程に
ついて説明するための工程順の基板断面図であ
る。第１図ａのように、半導体基板１上に絶縁膜
２を介して一層目のアルミニウムをスパツタ法に
より1μｍの厚さに被着し、所定のパターン３に
エツチングする。つぎに同図ｂのように、基板全
面に、プラズマ窒化けい素膜４を1μｍ厚に成長
させ、さらに、Ｐ−SiN膜４の上にシリカ液をス
ピンコートし、400℃で１時間程度の熱処理を施
し、焼固め酸化膜６を形成する。平坦部での酸化
膜６の厚さは熱処理後800Å程度である。つぎに、
同図ｃのように、フオトレジスト膜７を塗布し、
ボンデイングパツドとなる部分に開口７ａをあけ
る。つぎに同図ｄのように、開口７ａの部分の酸
化膜６をフツ酸で除去し、それからフオトレジス
ト７を除去した後、全面に２層目の金属膜を被着
し、所定のパターンにエツチングして２層目の金
属配線５およびボンデイングパツド５ａを形成す
る。
ついて説明するための工程順の基板断面図であ
る。第１図ａのように、半導体基板１上に絶縁膜
２を介して一層目のアルミニウムをスパツタ法に
より1μｍの厚さに被着し、所定のパターン３に
エツチングする。つぎに同図ｂのように、基板全
面に、プラズマ窒化けい素膜４を1μｍ厚に成長
させ、さらに、Ｐ−SiN膜４の上にシリカ液をス
ピンコートし、400℃で１時間程度の熱処理を施
し、焼固め酸化膜６を形成する。平坦部での酸化
膜６の厚さは熱処理後800Å程度である。つぎに、
同図ｃのように、フオトレジスト膜７を塗布し、
ボンデイングパツドとなる部分に開口７ａをあけ
る。つぎに同図ｄのように、開口７ａの部分の酸
化膜６をフツ酸で除去し、それからフオトレジス
ト７を除去した後、全面に２層目の金属膜を被着
し、所定のパターンにエツチングして２層目の金
属配線５およびボンデイングパツド５ａを形成す
る。
このようにして、組立時に大きな外力の加わる
ボンデイングパツド部５ａのある部分には酸化膜
６がないので、外力が加わつても剥れることはな
く、また、一層目の配線と重なつた２層目の金属
配線５は、酸化膜６により層間のＰ−SiN膜の段
部がなだらかにされているので、従来のように、
２層目の配線がこの部分で断線することはなくな
つている。よつて本発明により、断線および剥離
の危険がなく、かつ、十分な層間絶縁が保られた
多層配線を備えた半導体装置が得られる。
ボンデイングパツド部５ａのある部分には酸化膜
６がないので、外力が加わつても剥れることはな
く、また、一層目の配線と重なつた２層目の金属
配線５は、酸化膜６により層間のＰ−SiN膜の段
部がなだらかにされているので、従来のように、
２層目の配線がこの部分で断線することはなくな
つている。よつて本発明により、断線および剥離
の危険がなく、かつ、十分な層間絶縁が保られた
多層配線を備えた半導体装置が得られる。
第１図は従来の多層配線をもつ半導体装置の断
線を説明するための断面図、第２図は従来の多層
配線をもつ半導体装置の配線剥れを説明するため
の断面図、第３図ａ〜ｄは本発明の一実施例を製
造工程について説明するための工程順の基板断面
図である。 １……半導体基板、２……絶縁膜、３……一層
目金属配線、４……プラズマ窒化けい素膜（Ｐ−
SiN）、５……２層目金属配線、５ａ……ボンデ
イングパツド、６……スピンコート・焼成酸化
膜、７……フオトレジスト。
線を説明するための断面図、第２図は従来の多層
配線をもつ半導体装置の配線剥れを説明するため
の断面図、第３図ａ〜ｄは本発明の一実施例を製
造工程について説明するための工程順の基板断面
図である。 １……半導体基板、２……絶縁膜、３……一層
目金属配線、４……プラズマ窒化けい素膜（Ｐ−
SiN）、５……２層目金属配線、５ａ……ボンデ
イングパツド、６……スピンコート・焼成酸化
膜、７……フオトレジスト。
Claims (1)
- １ 半導体基板上の絶縁膜の上に設けられた下層
配線と、前記下層配線上および前記絶縁膜上に設
けられた層間絶縁膜と、前記下層配線を覆うごと
く前記層間絶縁膜上に設けられた上層配線と、前
記下層配線が下に位置しない前記層間絶縁膜上に
設けられた、外力が加わるボンデイングパツドと
を有する半導体装置において、前記層間絶縁膜
は、前記下層配線上から前記絶縁膜上にかけて連
続的に設けられたプラズマ窒化けい素膜と、前記
プラズマ窒化けい素膜上に被着して設けられたス
ピンコート・焼成で形成された酸化膜とを有し、
前記酸化膜は前記下層配線上をおおつて前記プラ
ズマ窒化けい素膜の上面に被着しこれにより前記
上層配線はその全下面を前記酸化膜に被着した状
態で前記下層配線を覆つており、かつ、前記下層
配線が下に位置しない前記プラズマ窒化けい素膜
の所定個所上の前記酸化膜が選択的に除去されて
該所定個所の上表面を露出し、この露出したプラ
ズマ窒化けい素の上表面にその下面を被着して前
記ボンデイングパツドを設けたことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140826A JPS6031243A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140826A JPS6031243A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6031243A JPS6031243A (ja) | 1985-02-18 |
| JPH0226375B2 true JPH0226375B2 (ja) | 1990-06-08 |
Family
ID=15277616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140826A Granted JPS6031243A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031243A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682704B2 (ja) * | 1989-06-27 | 1994-10-19 | 株式会社東芝 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
| JPS5543847A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Forming method of multilayer interconnection |
-
1983
- 1983-08-01 JP JP58140826A patent/JPS6031243A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6031243A (ja) | 1985-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834365A (en) | Method of forming a bonding pad | |
| JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP2004282034A (ja) | 半導体装置及びその製造方法 | |
| JP2782801B2 (ja) | 半導体装置の配線構造 | |
| US6596633B2 (en) | Method for manufacturing a semiconductor device | |
| JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
| JPH0226375B2 (ja) | ||
| JPS60136338A (ja) | 半導体装置 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH08293521A (ja) | 半導体装置 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JP2745550B2 (ja) | 多層配線の形成方法 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0680739B2 (ja) | 半導体装置の製造方法 | |
| JPH0244145B2 (ja) | ||
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH05136198A (ja) | 半導体装置 | |
| JPS62245641A (ja) | 半導体装置のパツド部構造 |