JPS6031243A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6031243A JPS6031243A JP58140826A JP14082683A JPS6031243A JP S6031243 A JPS6031243 A JP S6031243A JP 58140826 A JP58140826 A JP 58140826A JP 14082683 A JP14082683 A JP 14082683A JP S6031243 A JPS6031243 A JP S6031243A
- Authority
- JP
- Japan
- Prior art keywords
- film
- external force
- type sin
- layer
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/283—Reinforcing structures, e.g. bump collars
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、多層配線の高歩留り化、高信軒１性化を図っ
た半導体装置に関するものである。
た半導体装置に関するものである。
半導体集積回路において、素子の高密度化に伴い、多層
配線は絶対不１り欠なものとなってきている。多層配線
の実現に際し、大きな問題の１つに層間の絶縁膜がある
。層間の絶縁１１鴫は構造上次の三つの項目を満足する
ことが必要である。
配線は絶対不１り欠なものとなってきている。多層配線
の実現に際し、大きな問題の１つに層間の絶縁膜がある
。層間の絶縁１１鴫は構造上次の三つの項目を満足する
ことが必要である。
（１）絶縁性がすぐれていること。
（２＋ 金属被着面が平坦であること。
（３） 機械的強度が十分であること。
従来、プラズマ窒化けい素膜（Ｐ−８ｉＮＩ臭という）
が上記Ｑ） 、 （３）の項目を満足するため、層間絶
縁膜として採用されることが多かったが、上記（２）の
項目において難点がある。すなわち、第１図の断面図に
示すように、シリコン基板１の上に、絶縁膜２を介して
一層目の金属配線３が形成され、さらに金属配線３を被
ってプラズマ窒化けい素膜（Ｐ−８ｉＮ膜）４が形成さ
れ、その上に２層目の金属配線５が形成された多層配線
構造では、Ｐ−８ｉＮの眉間絶縁膜４は急峻な段部５（
ｒ−治する形状となり、この部分で２層目の金属配線５
が断線するという問題が生じている。
が上記Ｑ） 、 （３）の項目を満足するため、層間絶
縁膜として採用されることが多かったが、上記（２）の
項目において難点がある。すなわち、第１図の断面図に
示すように、シリコン基板１の上に、絶縁膜２を介して
一層目の金属配線３が形成され、さらに金属配線３を被
ってプラズマ窒化けい素膜（Ｐ−８ｉＮ膜）４が形成さ
れ、その上に２層目の金属配線５が形成された多層配線
構造では、Ｐ−８ｉＮの眉間絶縁膜４は急峻な段部５（
ｒ−治する形状となり、この部分で２層目の金属配線５
が断線するという問題が生じている。
一方、シリカ液のスビンコ−１・・焼成で形成すれた酸
化膜は上記（２）の項目は満足するものの、上記（１１
、（２１の項目については難点があり、特Ｋ（１）の項
目は満足しないことから、単独では層間絶縁膜として採
用されることはない。したがって、スピンコード・焼成
酸化膜と、上記Ｐ−８ｉＮ膜との２重１１り造にするこ
とにより、上記３項目の全てを満足せしめることができ
る。
化膜は上記（２）の項目は満足するものの、上記（１１
、（２１の項目については難点があり、特Ｋ（１）の項
目は満足しないことから、単独では層間絶縁膜として採
用されることはない。したがって、スピンコード・焼成
酸化膜と、上記Ｐ−８ｉＮ膜との２重１１り造にするこ
とにより、上記３項目の全てを満足せしめることができ
る。
第２図は、Ｐ−８ｉＮ膜とスピンコードΦ焼成酸化膜の
２重４′を造を採用し／Ｃル１…」図で、記ｌ因り（比
べて、２層間の金属配ｌｌｌ１５と、Ｐ−８ｉＮ膜４と
の間にスピンコード・焼成酸化膜６か介在されている。
２重４′を造を採用し／Ｃル１…」図で、記ｌ因り（比
べて、２層間の金属配ｌｌｌ１５と、Ｐ−８ｉＮ膜４と
の間にスピンコード・焼成酸化膜６か介在されている。
酸化膜６により、Ｐ−８ｉＮ膜の急峻な段部は解消され
、２層目の金属配線５の断線は生じなくなったが、しか
し、第２図の円Ａ内に見られるように。
、２層目の金属配線５の断線は生じなくなったが、しか
し、第２図の円Ａ内に見られるように。
機械的忙大きな力が加わるポンディングパッド部では、
ペレット組立時において、Ｐ−８ｉＮ膜４と酸化膜６と
のが面が剥れでしまうという不都合が生じる。
ペレット組立時において、Ｐ−８ｉＮ膜４と酸化膜６と
のが面が剥れでしまうという不都合が生じる。
本発明の目的ｔま、上述のような、Ｐ−８ｉＮ膜上の金
属配線の断線がなく、さらに、機械的な外力に対しても
配線剥れなどの発生し難い多層配線槽造をもった半導体
装置を提供するにある。
属配線の断線がなく、さらに、機械的な外力に対しても
配線剥れなどの発生し難い多層配線槽造をもった半導体
装置を提供するにある。
本発明の半導体装置は、多層配線を有し、前記多層配線
の層間絶縁膜として、ボンディング部などの特に外力の
加わる特定部分を除いた他の部分はプラズマ窒化けい素
膜と、この十にスピンコード・焼成酸化膜とから形成さ
れ、前記特定部分は前記上面に酸化膜をもたないプラズ
マ窒化けい素膜で形成されている構成を有する。
の層間絶縁膜として、ボンディング部などの特に外力の
加わる特定部分を除いた他の部分はプラズマ窒化けい素
膜と、この十にスピンコード・焼成酸化膜とから形成さ
れ、前記特定部分は前記上面に酸化膜をもたないプラズ
マ窒化けい素膜で形成されている構成を有する。
つぎに本発明を実施例により説明する。
第３図（ａ）〜（ｄ）は本発明の一実施例を製造工程に
ついて説明するための工程順の基板断面図である。
ついて説明するための工程順の基板断面図である。
第１図（ａ）のように、半導体基板ｌ上に絶縁膜２を介
して一層目のアルミニウムをスパッタ法により１μｍの
厚さに被着し、所定のパターン３にエツチングする。つ
ぎに同図（ｂ）のように、基板全面に、プラズマ窒化け
い素膜４を１μｍ厚に成長させ、さらに、Ｐ−８ｉＮｌ
ｆｉ４の上にシリカ液をスピンコー）Ｌ、４００℃で１
時間程度の熱処理を施し、焼固−酸化膜６を形成する。
して一層目のアルミニウムをスパッタ法により１μｍの
厚さに被着し、所定のパターン３にエツチングする。つ
ぎに同図（ｂ）のように、基板全面に、プラズマ窒化け
い素膜４を１μｍ厚に成長させ、さらに、Ｐ−８ｉＮｌ
ｆｉ４の上にシリカ液をスピンコー）Ｌ、４００℃で１
時間程度の熱処理を施し、焼固−酸化膜６を形成する。
平坦部での酸化膜６の厚さは熱処理後８００八程度であ
る。つぎに、同図（Ｃ）のように、フォトレジスト膜７
を塗布り１、ポンディングパッドとなる部分に開ロアａ
をあける。
る。つぎに、同図（Ｃ）のように、フォトレジスト膜７
を塗布り１、ポンディングパッドとなる部分に開ロアａ
をあける。
つぎに同図ｔｄ）のように、開ロアａの部分の酸化膜６
を７ツ酸で除去し、それからフォトレジスト７を除去し
た後、全面に２層目の金楓膜を被着し、所定のパターン
にエツチングして２層目の金属配線５およびポンディン
グパッド５８を形成する。
を７ツ酸で除去し、それからフォトレジスト７を除去し
た後、全面に２層目の金楓膜を被着し、所定のパターン
にエツチングして２層目の金属配線５およびポンディン
グパッド５８を形成する。
このようにして、組立時に大きな外力の加わるポンディ
ングパッド部５ａのある部分には酸化膜６がないので、
外力が加わっても剥れることはなく、また、一層目の配
線と重なった２層目の金属配線５は＊ ｒｌＩ’Ｒ比膜
６に上膜６間のに’−８ｉＮ膜の段部がなだらかにされ
ているので、従来のように、２層目の配線がこの部分で
断線することはなくなっている。よって本発明により、
断線および剥離の危険がなく、かつ、十分な層間絶縁が
保られだ多層配線をイ萌えた半導体装置が得られる。
ングパッド部５ａのある部分には酸化膜６がないので、
外力が加わっても剥れることはなく、また、一層目の配
線と重なった２層目の金属配線５は＊ ｒｌＩ’Ｒ比膜
６に上膜６間のに’−８ｉＮ膜の段部がなだらかにされ
ているので、従来のように、２層目の配線がこの部分で
断線することはなくなっている。よって本発明により、
断線および剥離の危険がなく、かつ、十分な層間絶縁が
保られだ多層配線をイ萌えた半導体装置が得られる。
第１図は従来の多層配線會もつ半導体装置の断線を説明
するだめの断面図、第２図は従来の多層配線をもつ半導
体装置の配線剥れを説明するだめの断面図、第３図（ａ
）〜（ｄ）は本発明の一実施例を製造工程について説明
するための工程＋１ｆｉの基板断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・一層目金属配線、４・・・・・・プラズマ
窒化けい素膜（Ｐ−８ｉＮ）、５・・・・・・２層目金
属配線、５ａ・・・・・・ポンディングパッド、６・・
・・・・スピンコード・焼成酸化膜、７・・・・・・フ
ォトレジスト。
するだめの断面図、第２図は従来の多層配線をもつ半導
体装置の配線剥れを説明するだめの断面図、第３図（ａ
）〜（ｄ）は本発明の一実施例を製造工程について説明
するための工程＋１ｆｉの基板断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・一層目金属配線、４・・・・・・プラズマ
窒化けい素膜（Ｐ−８ｉＮ）、５・・・・・・２層目金
属配線、５ａ・・・・・・ポンディングパッド、６・・
・・・・スピンコード・焼成酸化膜、７・・・・・・フ
ォトレジスト。
Claims (1)
- 多層配線を有する半導体装置において、前記多層配線の
層間絶縁ＩＩ！４として、ポンディングパッドなどの特
に外力の加わる特定部分ｔ」、プラズマ窒化けい素＋＋
ＴＡで形成され、前記特定部分を除いた１１０の部分は
前記プラズマ窒化りい素）漠とこの上にスピンコード・
焼成で形成された酸化膜から形成されていることを％敵
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140826A JPS6031243A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140826A JPS6031243A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6031243A true JPS6031243A (ja) | 1985-02-18 |
| JPH0226375B2 JPH0226375B2 (ja) | 1990-06-08 |
Family
ID=15277616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140826A Granted JPS6031243A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031243A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330347A (ja) * | 1989-06-27 | 1991-02-08 | Toshiba Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
| JPS5543847A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Forming method of multilayer interconnection |
-
1983
- 1983-08-01 JP JP58140826A patent/JPS6031243A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
| JPS5543847A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Forming method of multilayer interconnection |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330347A (ja) * | 1989-06-27 | 1991-02-08 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0226375B2 (ja) | 1990-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747222A (en) | Multi-layered circuit substrate and manufacturing method thereof | |
| JP3535461B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS6031243A (ja) | 半導体装置 | |
| TWI884561B (zh) | 半導體基板及其製造方法 | |
| US6074728A (en) | Multi-layered circuit substrate | |
| TWI697078B (zh) | 封裝基板結構與其接合方法 | |
| JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
| JPS60136338A (ja) | 半導体装置 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS63202939A (ja) | 多層配線の製造方法 | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JP4073294B2 (ja) | 回路装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPS63308352A (ja) | 半導体装置の製造方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| JP2600669B2 (ja) | 転写バンプ用金属突起 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| US6602431B2 (en) | Enhancements in sheet processing and lead formation | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH01112741A (ja) | 集積回路の接続方法 | |
| JP3271215B2 (ja) | パッド部及びその形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JPH0290621A (ja) | 半導体装置 |