JPH02264344A - メモリ装置のアドレス指定方法 - Google Patents
メモリ装置のアドレス指定方法Info
- Publication number
- JPH02264344A JPH02264344A JP8477489A JP8477489A JPH02264344A JP H02264344 A JPH02264344 A JP H02264344A JP 8477489 A JP8477489 A JP 8477489A JP 8477489 A JP8477489 A JP 8477489A JP H02264344 A JPH02264344 A JP H02264344A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- memory device
- rom
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子計算機等で用いるメモリ装置のアドレス
指定方法に関するものである。
指定方法に関するものである。
近年、電子計算機の高機能化は著しいものがあり、個々
の計算機システムにおいても、基本人出カシステムプロ
グラム等、基本プログラムの高機能化が必要となる場合
が多くなっている。通常これら基本プログラムは、計算
機のハードウェア中にＲＯＭ （リードオンリメモリ）
として、実装されている場合が多く、これら基本プログ
ラムが高機能化を図るために長大化した場合には、計算
機に実装するＲＯＭの容量も増加させる必要がでてくる
。
の計算機システムにおいても、基本人出カシステムプロ
グラム等、基本プログラムの高機能化が必要となる場合
が多くなっている。通常これら基本プログラムは、計算
機のハードウェア中にＲＯＭ （リードオンリメモリ）
として、実装されている場合が多く、これら基本プログ
ラムが高機能化を図るために長大化した場合には、計算
機に実装するＲＯＭの容量も増加させる必要がでてくる
。
しかし、現実の計算機システムでは、従来機種との、ソ
フトウェア、ハードウェア面での互換性を保つために、
使用するＣＰＵの種類や機器のバス構成をそれほど大き
く変更することはできないため、ＲＯＭプログラムの容
量が増加したからといって、計算機のメモリ空間をすぐ
に拡張することはできない。
フトウェア、ハードウェア面での互換性を保つために、
使用するＣＰＵの種類や機器のバス構成をそれほど大き
く変更することはできないため、ＲＯＭプログラムの容
量が増加したからといって、計算機のメモリ空間をすぐ
に拡張することはできない。
そうした場合、バンクメモリと呼ばれる方式で、同一の
メモリアドレスに、複数のＲＯＭをマツプすることによ
り、バスに接続し得るメモリを増やすことがよく行われ
る。
メモリアドレスに、複数のＲＯＭをマツプすることによ
り、バスに接続し得るメモリを増やすことがよく行われ
る。
このバンクメモリによる方式では、本来、第２図（ａ）
のように計算機のバスに接続されていたＲＯＭｌ０の容
量を拡張するためには、第２図（ｂ）のように、データ
バス１２およびアドレスバス１４よりなる計算機のバス
の上に、新たに特定の入出カポ−ドアドレス（第２図（
ｂ）の例でｔよアドレスＦＯＯＯ）のラッチ回路１６及
びデコード回路１８を外付けの回路として取り付けるこ
とが従来行われてきた。そのアドレスに特定のデータを
出力すると、そのデータがデコードされて選択信号を出
し、その選択信号により、同一アドレスにマツプされた
複数のメモリ（バンク）、図示の例では第１のＲＯＭ（
バンク１）２０および第２のＲＯＭ （バンク２）２２
のうちの一つを選択することができた。
のように計算機のバスに接続されていたＲＯＭｌ０の容
量を拡張するためには、第２図（ｂ）のように、データ
バス１２およびアドレスバス１４よりなる計算機のバス
の上に、新たに特定の入出カポ−ドアドレス（第２図（
ｂ）の例でｔよアドレスＦＯＯＯ）のラッチ回路１６及
びデコード回路１８を外付けの回路として取り付けるこ
とが従来行われてきた。そのアドレスに特定のデータを
出力すると、そのデータがデコードされて選択信号を出
し、その選択信号により、同一アドレスにマツプされた
複数のメモリ（バンク）、図示の例では第１のＲＯＭ（
バンク１）２０および第２のＲＯＭ （バンク２）２２
のうちの一つを選択することができた。
しかしこうした従来からの方式で、メモリ容量を増やす
ためには、計算機のバスにラッチ回路およびデコード回
路を増設し、さらにそれからの選択信号をメモリに結線
しなければならず、これは、計算機ハードウェア設計に
かなりの変更を要することであった。
ためには、計算機のバスにラッチ回路およびデコード回
路を増設し、さらにそれからの選択信号をメモリに結線
しなければならず、これは、計算機ハードウェア設計に
かなりの変更を要することであった。
本発明の目的は、ハードウェア設計に変更を要すること
なく、メモリ容量を拡張することのできるメモリ装置の
アドレス指定方法を提供することにある。
なく、メモリ容量を拡張することのできるメモリ装置の
アドレス指定方法を提供することにある。
本発明のメモリ装置のアドレス指定方法は、同一メモリ
アドレスに、複数のメモリセルをマツプした構成のメモ
リ装置において、前記メモリ装置が包含するメモリアド
レスのうちの特定のアドレスに対応するメモリセルに書
き込まれた値を、他の個々のメモリアドレスでアクセス
したときに接続されるメモリセルの選択の指定に用いる
ことを特徴とする。
アドレスに、複数のメモリセルをマツプした構成のメモ
リ装置において、前記メモリ装置が包含するメモリアド
レスのうちの特定のアドレスに対応するメモリセルに書
き込まれた値を、他の個々のメモリアドレスでアクセス
したときに接続されるメモリセルの選択の指定に用いる
ことを特徴とする。
本発明のアドレス指定方法を適用するメモリ装置の一例
の構成を第１図に示す。これは第２図に示した構成のう
ちの、同一アドレスにマツプした複数のメモリセルと、
メモリセル選択のためのラッチおよびデコード回路とを
一つのメモリ装置１００として、まとめたものに相当す
る。但し第１図では、ラッチ及びデコードのための回路
もメモリ装置１００の中に組み込んでいる。そのためこ
の回路を入出カポ−ドアドレスではなく、メモリ装置１
００に包含されるメモリアドレスの一部（第１図では３
ＦＦＦ番地）に割り当てである。そのためラッチ回路は
、そのメモリアドレスに対応するメモリセル（バンクｌ
）そのものとみなすことができる、７３２１回ｍ２ｏｏ
は、メモリセル（バンク１）に書き込まれた値をデコー
ドして選択信号を形成する。
の構成を第１図に示す。これは第２図に示した構成のう
ちの、同一アドレスにマツプした複数のメモリセルと、
メモリセル選択のためのラッチおよびデコード回路とを
一つのメモリ装置１００として、まとめたものに相当す
る。但し第１図では、ラッチ及びデコードのための回路
もメモリ装置１００の中に組み込んでいる。そのためこ
の回路を入出カポ−ドアドレスではなく、メモリ装置１
００に包含されるメモリアドレスの一部（第１図では３
ＦＦＦ番地）に割り当てである。そのためラッチ回路は
、そのメモリアドレスに対応するメモリセル（バンクｌ
）そのものとみなすことができる、７３２１回ｍ２ｏｏ
は、メモリセル（バンク１）に書き込まれた値をデコー
ドして選択信号を形成する。
このようなメモリ装置は、ＲＯＭとして構成して用いる
ことができる。そして、特定のアドレスである３ＦＦＦ
番地をメモリバンクの切り替えに用いている。従って、
メモリ空間は、完全には連続ではなくなるが、ＲＯＭと
して固定のプログラムで使うには、特に問題はない。
ことができる。そして、特定のアドレスである３ＦＦＦ
番地をメモリバンクの切り替えに用いている。従って、
メモリ空間は、完全には連続ではなくなるが、ＲＯＭと
して固定のプログラムで使うには、特に問題はない。
第３図には、このＲＯＭに内容として書かれているプロ
グラムの構成を概念的に示した。もともと第３図（ａ）
のような内容のＲＯＭプログラムをバンク式のＲＯＭに
書き換えて容量、を拡張する場合、第２図（ｂ）のよう
な従来の構成のしかたでは、第３図（ｂ）のよ、うにメ
モリバンクの切り替えに入出力ポートに対するＯＵＴ命
令が必要となっており、ＲＯＭ以外の外付けの回路が必
要なことを示している。
グラムの構成を概念的に示した。もともと第３図（ａ）
のような内容のＲＯＭプログラムをバンク式のＲＯＭに
書き換えて容量、を拡張する場合、第２図（ｂ）のよう
な従来の構成のしかたでは、第３図（ｂ）のよ、うにメ
モリバンクの切り替えに入出力ポートに対するＯＵＴ命
令が必要となっており、ＲＯＭ以外の外付けの回路が必
要なことを示している。
それに対し、第１図に示した、本発明の方式による構成
の仕方では、第３図（Ｃ）のようにメモリに対するＷＲ
ＩＴＥ命令が必要なだけで、これがＲＯＭ自身に包含さ
れるアドレスに対するものであれば、ＲＯＭ以外の外付
けのものの変更が必要ないことがわかる。
の仕方では、第３図（Ｃ）のようにメモリに対するＷＲ
ＩＴＥ命令が必要なだけで、これがＲＯＭ自身に包含さ
れるアドレスに対するものであれば、ＲＯＭ以外の外付
けのものの変更が必要ないことがわかる。
すなわち、本発明の方式でバンク式のＲＯＭを作れば、
それは、古い小容量のＲＯＭと単純に差替え可能となり
、計算機のバスの結線変更は必要ない。これは、計算機
の新機種を設計する場合に大きな利点となる。また、す
でに顧客で使用されている計算機に対しても、ＲＯＭの
差替えで、容易に高機能化をはかることができ、これも
大きな利点である。
それは、古い小容量のＲＯＭと単純に差替え可能となり
、計算機のバスの結線変更は必要ない。これは、計算機
の新機種を設計する場合に大きな利点となる。また、す
でに顧客で使用されている計算機に対しても、ＲＯＭの
差替えで、容易に高機能化をはかることができ、これも
大きな利点である。
本発明によるメモリ装置のアドレス指定方法は、上記の
ようなＲＯＭのほかに、ＲＡＭ（ランダムアクセスメモ
リ）として構成して用いることも可能である。但し、特
定の番地はバンクの指定に使われているので、メモリの
空間が完全には連続とはならず、汎用的な使いかたをす
る、ＲＡＭとしては、使用上注意が必要である。
ようなＲＯＭのほかに、ＲＡＭ（ランダムアクセスメモ
リ）として構成して用いることも可能である。但し、特
定の番地はバンクの指定に使われているので、メモリの
空間が完全には連続とはならず、汎用的な使いかたをす
る、ＲＡＭとしては、使用上注意が必要である。
（発明の効果〕
以上説明したように本発明によれば、計算機のハードウ
ェア設計に変更を要することな（メモリ容量を増やすこ
とが可能となる。
ェア設計に変更を要することな（メモリ容量を増やすこ
とが可能となる。
第１図は本発明が適用されるメモリ装置の構成例を示す
ブロック図、 第２図は従来の方式でＲＯＭメモリ容量を拡張させる方
法を示したブロック図であり、（ａ）は拡張前、（ｂ）
は拡張後を示す図、 第３図はＲＯＭに書かれているプログラムの構成を示し
、（ａ）はＲＯＭ容量拡張前のもの、（ｂ）は従来の方
式で拡張した場合のもの、（Ｃ）は本発明の方式で拡張
した場合のものを示す図である。 １０、２０．２２・・・ＲＯＭ １２・ ・ ・ １４・ ・ ・ １６・ ・ ・ １８、 ２００ １００ ・ ・ ・データバス ・アドレスバス ・ラッチ回路 ・デコード回路 ・メモリ装置
ブロック図、 第２図は従来の方式でＲＯＭメモリ容量を拡張させる方
法を示したブロック図であり、（ａ）は拡張前、（ｂ）
は拡張後を示す図、 第３図はＲＯＭに書かれているプログラムの構成を示し
、（ａ）はＲＯＭ容量拡張前のもの、（ｂ）は従来の方
式で拡張した場合のもの、（Ｃ）は本発明の方式で拡張
した場合のものを示す図である。 １０、２０．２２・・・ＲＯＭ １２・ ・ ・ １４・ ・ ・ １６・ ・ ・ １８、 ２００ １００ ・ ・ ・データバス ・アドレスバス ・ラッチ回路 ・デコード回路 ・メモリ装置
Claims (1)
- （１）同一メモリアドレスに、複数のメモリセルをマッ
プした構成のメモリ装置において、前記メモリ装置が包
含するメモリアドレスのうちの特定のアドレスに対応す
るメモリセルに書き込まれた値を、他の個々のメモリア
ドレスでアクセスしたときに接続されるメモリセルの選
択の指定に用いることを特徴とするメモリ装置のアドレ
ス指定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8477489A JPH02264344A (ja) | 1989-04-05 | 1989-04-05 | メモリ装置のアドレス指定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8477489A JPH02264344A (ja) | 1989-04-05 | 1989-04-05 | メモリ装置のアドレス指定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02264344A true JPH02264344A (ja) | 1990-10-29 |
Family
ID=13840025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8477489A Pending JPH02264344A (ja) | 1989-04-05 | 1989-04-05 | メモリ装置のアドレス指定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02264344A (ja) |
-
1989
- 1989-04-05 JP JP8477489A patent/JPH02264344A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4615006A (en) | Physical address developing unit | |
| US5751988A (en) | Microcomputer with memory bank configuration and register bank configuration | |
| US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
| JP2818529B2 (ja) | 情報記憶装置 | |
| JPH02264344A (ja) | メモリ装置のアドレス指定方法 | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPS62279598A (ja) | 読出し専用メモリ | |
| GB2410815A (en) | Access to bit values within data words stored in a memory | |
| WO2000070466A1 (fr) | Procede d'acces a un dispositif e/s et une memoire utilisant une adresse virtuelle et support enregistre comportant un programme destine a executer le procede d'acces a un dispositif e/o et une memoire utilisant une adresse virtuelle | |
| JPS6148174B2 (ja) | ||
| US5479632A (en) | Microcomputer having two-level memory to facilitate calculation of effective addresses | |
| JPH0259560B2 (ja) | ||
| JP2552287B2 (ja) | システムバス方式 | |
| KR100377165B1 (ko) | 억세스 시간의 선택적 조정 기능을 갖는 램 억세스 장치 | |
| KR920003845B1 (ko) | 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JPH0241772B2 (ja) | ||
| JPS6218946B2 (ja) | ||
| JPS6027944A (ja) | メモリアドレス制御装置 | |
| JPH04177439A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS59183449A (ja) | マイクロコンピユ−タシステムのメモリ空間拡張方式 | |
| JPH03110647A (ja) | マイコンシステムのメモリ容量拡張方式 | |
| JPH08221322A (ja) | メモリの制御装置およびメモリの制御方法 | |
| JPH05127979A (ja) | メモリアドレス空間拡張装置 | |
| JPH02297672A (ja) | マイクロコンピュータ |