JPH02264440A - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JPH02264440A JPH02264440A JP8602689A JP8602689A JPH02264440A JP H02264440 A JPH02264440 A JP H02264440A JP 8602689 A JP8602689 A JP 8602689A JP 8602689 A JP8602689 A JP 8602689A JP H02264440 A JPH02264440 A JP H02264440A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- insulating film
- gate insulating
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は固体撮像装置などに用いられる電荷転送装置
の製造方法に関し、特に、低抵抗のゲート電極を有する
電荷転送装置の製造方法に関するものである。
の製造方法に関し、特に、低抵抗のゲート電極を有する
電荷転送装置の製造方法に関するものである。
［従来の技術］
第２Ａ図ないし第２Ｇ図は従来の電荷転送装置の製造方
法を図解する概略的な断面図である。
法を図解する概略的な断面図である。
第２Ａ図を参照して、ｐ型シリコン基板１の表面層にｎ
−型のシリコン不純物層２が形成される。
−型のシリコン不純物層２が形成される。
第２Ｂ図を参照して、ｎ−型シリコン層２の表面を熱酸
化することによって、二酸化シリコンからなる第１のゲ
ート絶縁膜３ａが形成される。そして、第１ゲート絶縁
膜３ａ上に、ポリシリコンからなる第１のゲート電極層
４がＣＶＤ （化学気相析出）法によって堆積される。
化することによって、二酸化シリコンからなる第１のゲ
ート絶縁膜３ａが形成される。そして、第１ゲート絶縁
膜３ａ上に、ポリシリコンからなる第１のゲート電極層
４がＣＶＤ （化学気相析出）法によって堆積される。
第２Ｃ図を参照して、第１ゲート電極層４上に第１のフ
ォトレジスト層５が塗布され、第１フォトレジスト層５
は写真製版工程を経てバターニングされる。
ォトレジスト層５が塗布され、第１フォトレジスト層５
は写真製版工程を経てバターニングされる。
第２Ｄ図を参照して、第１フオトレジストパターン５を
マスクとして第１ゲート電極層４と第１ゲート絶縁膜３
ａとがエツチングによってバターニングされ、ロー型シ
リコン層２の表面が部分的に露出される。その後、第１
フオトレジストパターン５が除去される。
マスクとして第１ゲート電極層４と第１ゲート絶縁膜３
ａとがエツチングによってバターニングされ、ロー型シ
リコン層２の表面が部分的に露出される。その後、第１
フオトレジストパターン５が除去される。
第２Ｅ図を参照して、バターニングされた第１ゲート電
極層４の表面と部分的に露出されたｎ−型シリコン層２
の表面とを熱酸化することによって、二酸化シリコンか
らなる第２のゲート絶縁膜３ｂが形成される。その後、
第２ゲート絶縁膜３ｂを覆うように、ポリシリコンから
なる第２のゲート電極層６がＣＶＤ法によって形成され
る。
極層４の表面と部分的に露出されたｎ−型シリコン層２
の表面とを熱酸化することによって、二酸化シリコンか
らなる第２のゲート絶縁膜３ｂが形成される。その後、
第２ゲート絶縁膜３ｂを覆うように、ポリシリコンから
なる第２のゲート電極層６がＣＶＤ法によって形成され
る。
第２Ｆ図を参照して、第２ゲート電極層６上に第２のフ
ォトレジスト層７が塗布され、第２フォトレジスト層７
は写真製版工程を経てバターニングされる。
ォトレジスト層７が塗布され、第２フォトレジスト層７
は写真製版工程を経てバターニングされる。
第２Ｇ図を参照して、第２フオトレジストパターン７を
マスクとして、第２ゲート電極層６がエツチングによっ
てバターニングされる。
マスクとして、第２ゲート電極層６がエツチングによっ
てバターニングされる。
こうして、２層のゲート電極４．６を有する電荷転送装
置が製造される。
置が製造される。
第３図は、このようにして製造される電荷転送装置を含
む固体撮像装置を概略的に示す平面図である。この固体
撮像装置は、電荷転送装置と組合わされた光電変換用の
フォトダイオード８のアレイをも含んでいる。
む固体撮像装置を概略的に示す平面図である。この固体
撮像装置は、電荷転送装置と組合わされた光電変換用の
フォトダイオード８のアレイをも含んでいる。
［発明が解決しようとする課題］
第３図に示されているように、ポリシリコンからなる第
１および第２のゲート電極４．６のそれぞれの横方向の
各列は、同じポリシリコンの接続部によって一体に接続
されている。すなわち、ポリシリコンのゲート電極４．
６の各列はかなりの長さを有しており、その単位長さの
抵抗の低いことが望まれる。
１および第２のゲート電極４．６のそれぞれの横方向の
各列は、同じポリシリコンの接続部によって一体に接続
されている。すなわち、ポリシリコンのゲート電極４．
６の各列はかなりの長さを有しており、その単位長さの
抵抗の低いことが望まれる。
しかし、ポリシリコン層で十分に低い抵抗を得るために
はその膜厚を５０００Å以上にする必要があり、装置の
集積度の高まりに伴なってその厚いポリシリコン層の精
密なバターニングが困難となる。また、ポリシリコン層
が厚くなれば、第１ゲート電極層４の端縁における段差
が大きくなり、その段差部において、後で形成される第
２ゲート電極層６の被着性が低下するという問題がある
。
はその膜厚を５０００Å以上にする必要があり、装置の
集積度の高まりに伴なってその厚いポリシリコン層の精
密なバターニングが困難となる。また、ポリシリコン層
が厚くなれば、第１ゲート電極層４の端縁における段差
が大きくなり、その段差部において、後で形成される第
２ゲート電極層６の被着性が低下するという問題がある
。
さらに、ゲート電極層４，６の抵抗を低下させるために
ポリシリコン層の代わりに金属層を用いようとすれば、
第２ゲート絶縁膜３ｂを形成する熱酸化時にその高融点
金属層が変質したり、熱酸化によって第２ゲート絶縁層
を形成することが不可能となる。
ポリシリコン層の代わりに金属層を用いようとすれば、
第２ゲート絶縁膜３ｂを形成する熱酸化時にその高融点
金属層が変質したり、熱酸化によって第２ゲート絶縁層
を形成することが不可能となる。
以上のような先行技術の課題に鑑み、本発明の目的は、
ゲート電極層の厚さを増大させることなく、低抵抗のゲ
ート電極層を有する電荷転送装置の製造方法を提供する
ことである。
ゲート電極層の厚さを増大させることなく、低抵抗のゲ
ート電極層を有する電荷転送装置の製造方法を提供する
ことである。
［課題を解決するための手段］
本発明による電荷転送装置の製造方法は、第１導電型の
半導体基板の表面層に第２導電型の半導体層を形成し、
第２導電型半導体層の表面に第１のゲート絶縁膜を形成
し、高融点金属からなる層を含む第１のゲート電極層を
第１ゲート絶縁膜上に形成し、第１ゲート電極層と第１
ゲート絶縁膜をバターニングして第２導電型半導体層の
表面を部分的に露出させ、バターニングされた第１ゲー
ト電極層の表面と部分的に露出された第２導電型半導体
層の表面を覆うように第２ゲート絶縁膜を５００℃以下
の温度で形成し、高融点金属からなる層を含む第２のゲ
ート電極層を第２ゲート絶縁膜上に形成し、そして、第
２ゲート電極層をパタニングするステップを含むことを
特徴としている。
半導体基板の表面層に第２導電型の半導体層を形成し、
第２導電型半導体層の表面に第１のゲート絶縁膜を形成
し、高融点金属からなる層を含む第１のゲート電極層を
第１ゲート絶縁膜上に形成し、第１ゲート電極層と第１
ゲート絶縁膜をバターニングして第２導電型半導体層の
表面を部分的に露出させ、バターニングされた第１ゲー
ト電極層の表面と部分的に露出された第２導電型半導体
層の表面を覆うように第２ゲート絶縁膜を５００℃以下
の温度で形成し、高融点金属からなる層を含む第２のゲ
ート電極層を第２ゲート絶縁膜上に形成し、そして、第
２ゲート電極層をパタニングするステップを含むことを
特徴としている。
［作用］
本発明の電荷転送装置の製造方法によれば、第１と第２
のゲート電極層は少なくとも高融点金属からなる層を含
んで形成され、かつ第２ゲート絶縁膜は５００℃以下の
温度で形成されるので、それらのゲート電極層は薄くて
も低抵抗にすることができ、かつ第２ゲート絶縁膜形成
時に第１ゲート電極層が意図せぬ変質を受けることもな
い。
のゲート電極層は少なくとも高融点金属からなる層を含
んで形成され、かつ第２ゲート絶縁膜は５００℃以下の
温度で形成されるので、それらのゲート電極層は薄くて
も低抵抗にすることができ、かつ第２ゲート絶縁膜形成
時に第１ゲート電極層が意図せぬ変質を受けることもな
い。
［実施例］
第１Ａ図ないし第１Ｇ図は本発明の一実施例による電荷
転送装置の製造方法を図解する概略的な断面図である。
転送装置の製造方法を図解する概略的な断面図である。
第１Ａ図を参照して、ｐ型シリコン基板１の表面層にｎ
−型のシリコン不純物層２が形成される。
−型のシリコン不純物層２が形成される。
第１Ｂ図を参照して、ｎ−型シリコン不純物層２の表面
上に、二酸化シリコンからなる第１のゲート絶縁膜３ａ
がＣＶＤ法によって形成される。
上に、二酸化シリコンからなる第１のゲート絶縁膜３ａ
がＣＶＤ法によって形成される。
第１ゲート絶縁膜３ａ上には第１のポリシリコン層４ａ
がＣＶＤ法によって堆積され、さらにタンタルやチタン
などの高融点金属層４ｂがスパッタリング法によって堆
積され、それによって、二重層の第１ゲート絶縁層４が
形成される。
がＣＶＤ法によって堆積され、さらにタンタルやチタン
などの高融点金属層４ｂがスパッタリング法によって堆
積され、それによって、二重層の第１ゲート絶縁層４が
形成される。
第１Ｃ図を参照して、第１ゲート電極層４上に第１のフ
ォトレジスト層５が塗布され、第１フォトレジスト層５
は写真製版工程を経てバターニングされる。
ォトレジスト層５が塗布され、第１フォトレジスト層５
は写真製版工程を経てバターニングされる。
第１Ｄ図を参照して、第１フオトレジストパターン５を
マスクとして第１ゲート電極層４と第１ゲート絶縁膜３
ａとがエツチングによってバターニングされ、ｎ−型シ
リコン層２の表面が部分的に露出される。
マスクとして第１ゲート電極層４と第１ゲート絶縁膜３
ａとがエツチングによってバターニングされ、ｎ−型シ
リコン層２の表面が部分的に露出される。
第１Ｅ図を参照して、第１のレジストパターン５が除去
された後に、バターニングされた第１ゲート電極層４の
表面と部分的に露出されたロー型シリコン層２の表面と
を覆うように、二酸化シリコンからなる第２のゲート絶
縁膜３ｂがＣＶＤ法によって５００℃以下で形成される
。その後、第２ゲート絶縁膜３ｂ上には第２のポリシリ
コン層６ａがＣＶＤ法によって堆積され、さらにタンタ
ルやチタンなどの高融点金属６ｂがスパッタリング法に
よって堆積され、それによって、二重層の第２ゲート電
極層６が形成される。
された後に、バターニングされた第１ゲート電極層４の
表面と部分的に露出されたロー型シリコン層２の表面と
を覆うように、二酸化シリコンからなる第２のゲート絶
縁膜３ｂがＣＶＤ法によって５００℃以下で形成される
。その後、第２ゲート絶縁膜３ｂ上には第２のポリシリ
コン層６ａがＣＶＤ法によって堆積され、さらにタンタ
ルやチタンなどの高融点金属６ｂがスパッタリング法に
よって堆積され、それによって、二重層の第２ゲート電
極層６が形成される。
第１Ｆ図を参照して、第２ゲート電極層６上に第２のフ
ォトレジスト層７が塗布され、第２フォトレジスト層７
は写真製版工程を経てバターニングされる。
ォトレジスト層７が塗布され、第２フォトレジスト層７
は写真製版工程を経てバターニングされる。
第１Ｇ図を参照して、第２フォトレジストパターン７を
マスクとして、二重層の第２ゲート電極層６がエツチン
グによってバターニングされる。
マスクとして、二重層の第２ゲート電極層６がエツチン
グによってバターニングされる。
以上のようにして、２層のゲート電極４，６を有する電
荷転送装置が製造され、第１と第２のゲート電極層４．
６の各々は高融点金属層を含んでいる。したがって、本
実施例においては第１と第２のゲート電極層４，６の導
電度を改善することができ、それらの電極層４．６を薄
くすることができる。
荷転送装置が製造され、第１と第２のゲート電極層４．
６の各々は高融点金属層を含んでいる。したがって、本
実施例においては第１と第２のゲート電極層４，６の導
電度を改善することができ、それらの電極層４．６を薄
くすることができる。
なお、上述の実施例では第１と第２のゲート電極層４．
６の各々がポリシリコン層と高融点金属層とからなる二
重層で形成される場合を説明したが、この二重層を熱処
理することによって高融点金属層をシリサイド化しても
よい。
６の各々がポリシリコン層と高融点金属層とからなる二
重層で形成される場合を説明したが、この二重層を熱処
理することによって高融点金属層をシリサイド化しても
よい。
また、上述の実施例における第１と第２のゲート電極層
４，６の各々は高融点金属の単一層で形成してもよい。
４，６の各々は高融点金属の単一層で形成してもよい。
さらに、上述の実施例では第２ゲート絶縁膜３ｂをＣＶ
Ｄ法で形成する場合について説明したが、第１ゲート電
極層４内の高融点金属層４ｂの表面とシリコン基板１内
のｎ−型シリコン層２の表面とを陽極酸化することによ
って形成してもよい。
Ｄ法で形成する場合について説明したが、第１ゲート電
極層４内の高融点金属層４ｂの表面とシリコン基板１内
のｎ−型シリコン層２の表面とを陽極酸化することによ
って形成してもよい。
この場合、高融点金属としてたとえばタンタルやチタン
などの陽極酸化可能な金属が選ばれ、適当な電解液また
は酸素プラズマ中で高融点金属層４ｂおよびｎ−型シリ
コン層２を陽極として通電することにより、高融点金属
層４ｂ上とｎ−型シリコン層２上に絶縁物である酸化膜
が形成される。
などの陽極酸化可能な金属が選ばれ、適当な電解液また
は酸素プラズマ中で高融点金属層４ｂおよびｎ−型シリ
コン層２を陽極として通電することにより、高融点金属
層４ｂ上とｎ−型シリコン層２上に絶縁物である酸化膜
が形成される。
［発明の効果］
以上のように、本発明によれば、ゲート電極層の膜厚を
増加させることなく導電性を改善できるので、電荷転送
装置の集積度が高くなってもゲート電極層の加工が用意
であり、またゲート電極層の端縁部における段差を低減
できるという効果がある。
増加させることなく導電性を改善できるので、電荷転送
装置の集積度が高くなってもゲート電極層の加工が用意
であり、またゲート電極層の端縁部における段差を低減
できるという効果がある。
第１Ａ図ないし第１Ｇ図は本発明の一実施例による電荷
転送装置の製造方法を図解する概略的な断面図である。 第２Ａ図ないし第２Ｇ図は、従来の電荷転送装置の製造
方法を図解する概略的な断面図である。 第３図は、電荷転送装置を含む固体撮像装置を概略的に
示す平面図である。 図において、１はｐ型シリコン基板、２はｎ型シリコン
層、３ａは第１ゲート絶縁膜、３ｂは第２ゲート絶縁膜
、４ ａは第１ポリシリコン層、４ｂは第１高融点金属
層、４は第１ゲート電極層、５は第１フオトレジストパ
ターン、６ａは第２ポリシリコン層、６ｂは第２高融点
金属層、６は第２ゲート電極層、７は第２フオトレジス
トパターンを示す。 なお、各図において、同一符号は同一または相当部分を
示す。
転送装置の製造方法を図解する概略的な断面図である。 第２Ａ図ないし第２Ｇ図は、従来の電荷転送装置の製造
方法を図解する概略的な断面図である。 第３図は、電荷転送装置を含む固体撮像装置を概略的に
示す平面図である。 図において、１はｐ型シリコン基板、２はｎ型シリコン
層、３ａは第１ゲート絶縁膜、３ｂは第２ゲート絶縁膜
、４ ａは第１ポリシリコン層、４ｂは第１高融点金属
層、４は第１ゲート電極層、５は第１フオトレジストパ
ターン、６ａは第２ポリシリコン層、６ｂは第２高融点
金属層、６は第２ゲート電極層、７は第２フオトレジス
トパターンを示す。 なお、各図において、同一符号は同一または相当部分を
示す。
Claims (1)
- 【特許請求の範囲】 第１導電型の半導体基板の表面層に第２導電型の半導体
層を形成し、 前記第２導電型半導体層の表面に第１のゲート絶縁膜を
形成し、 高融点金属からなる層を含む第１のゲート電極層を前記
第１ゲート絶縁膜上に形成し、 前記第１ゲート電極層と前記第１ゲート絶縁膜をパター
ニングして前記第２導電型半導体層の表面を部分的に露
出させ、 前記パターニングされた第１ゲート電極層の表面と前記
部分的に露出された第２導電型半導体層の表面を覆うよ
うに第２ゲート絶縁膜を５００℃以下の温度で形成し、 高融点金属からなる層を含む第２のゲート電極層を前記
第２ゲート絶縁膜上に形成し、 そして、前記第２ゲート電極層をパターニングする ステップを含むことを特徴とする電荷転送装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8602689A JPH02264440A (ja) | 1989-04-04 | 1989-04-04 | 電荷転送装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8602689A JPH02264440A (ja) | 1989-04-04 | 1989-04-04 | 電荷転送装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02264440A true JPH02264440A (ja) | 1990-10-29 |
Family
ID=13875148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8602689A Pending JPH02264440A (ja) | 1989-04-04 | 1989-04-04 | 電荷転送装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02264440A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319367A (ja) * | 1989-06-16 | 1991-01-28 | Nec Corp | 固体撮像素子 |
| JPH04116940A (ja) * | 1990-09-07 | 1992-04-17 | Nec Corp | 電荷転送装置およびその製造方法 |
-
1989
- 1989-04-04 JP JP8602689A patent/JPH02264440A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319367A (ja) * | 1989-06-16 | 1991-01-28 | Nec Corp | 固体撮像素子 |
| JPH04116940A (ja) * | 1990-09-07 | 1992-04-17 | Nec Corp | 電荷転送装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| KR900001395B1 (ko) | 반도체장치의 제조방법 | |
| JP2695014B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS6190445A (ja) | 半導体装置 | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| JPH02264440A (ja) | 電荷転送装置の製造方法 | |
| JPS5947470B2 (ja) | 電荷結合素子の製造方法 | |
| JPS59195870A (ja) | 半導体装置 | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| JP2747217B2 (ja) | 半導体装置の製造方法 | |
| JPH01189950A (ja) | 半導体容量素子の製造方法 | |
| JP4124629B2 (ja) | 半導体装置の製造方法 | |
| JPS62293772A (ja) | 半導体装置 | |
| JP2000133712A (ja) | 半導体装置の製造方法 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH0529346A (ja) | 半導体装置の製造方法 | |
| JPH035656B2 (ja) | ||
| JPS6038026B2 (ja) | 半導体装置の製造方法 | |
| JPH0629521A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH03248538A (ja) | 電荷結合素子及びその製造方法 | |
| JPS62257761A (ja) | 半導体集積回路の製造方法 | |
| JPH0464470B2 (ja) | ||
| JPS61150338A (ja) | 半導体装置の製造方法 | |
| JPH03133129A (ja) | 半導体装置の製造方法 |