JPH02264458A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH02264458A JPH02264458A JP1086015A JP8601589A JPH02264458A JP H02264458 A JPH02264458 A JP H02264458A JP 1086015 A JP1086015 A JP 1086015A JP 8601589 A JP8601589 A JP 8601589A JP H02264458 A JPH02264458 A JP H02264458A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- soldering
- heat dissipating
- chip
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はリードフレームの改良、特に、パッケージの
低熱抵抗化に関するものである。
低熱抵抗化に関するものである。
第4図は例えば実囲昭63−134552号に示された
リードフレームの載置台部付近の上面図であり、(1)
はチップ載置台、(8月よはんだ付は部である。チップ
載置台(1ンの材質としては銅合金、鉄合金などを使用
している。第5図は第4図のリードフレームを用いて完
成した半導体装置の側面図である。
リードフレームの載置台部付近の上面図であり、(1)
はチップ載置台、(8月よはんだ付は部である。チップ
載置台(1ンの材質としては銅合金、鉄合金などを使用
している。第5図は第4図のリードフレームを用いて完
成した半導体装置の側面図である。
図において、(2)は半導体チップ、(3)は配線用金
線、(4)は外部リード、(5)は樹脂である。
線、(4)は外部リード、(5)は樹脂である。
次に動作について説明する。
チップ載置台(1)上のはんだ付は部(8)に加熱溶融
したはんだをつけ、その上に半導体チップ(2)を載せ
はんだ付けを行い、半導体チップ(2)をチップ載置台
(1)に固定する。その後、半導体チップ(2)から外
部リード(4)への配線用金線(3)をボンディングし
、それを樹脂(5)により封止し製品を製作する。
したはんだをつけ、その上に半導体チップ(2)を載せ
はんだ付けを行い、半導体チップ(2)をチップ載置台
(1)に固定する。その後、半導体チップ(2)から外
部リード(4)への配線用金線(3)をボンディングし
、それを樹脂(5)により封止し製品を製作する。
従来のリードフレームは以上のように構成されていたの
で、半導体チップサイズが大きいときは銅合金リードフ
レームと半導体チップの熱膨張率が違い過ぎるためはん
だ付は時にチップ割れが生ずる問題があり、鉄合金リー
ドフレームしか使用できなかった。一方、鉄合金フレー
ムは、銅合金リードフレームと比べ高価であること、熱
伝導率が小さいため、半導体チップの消費電力による半
導体チップ温度上昇係数である熱抵抗が大きい問題があ
った。
で、半導体チップサイズが大きいときは銅合金リードフ
レームと半導体チップの熱膨張率が違い過ぎるためはん
だ付は時にチップ割れが生ずる問題があり、鉄合金リー
ドフレームしか使用できなかった。一方、鉄合金フレー
ムは、銅合金リードフレームと比べ高価であること、熱
伝導率が小さいため、半導体チップの消費電力による半
導体チップ温度上昇係数である熱抵抗が大きい問題があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、チップ割れを防止し、外部放熱フィンを取り
付は可能にした安価な銅合金リードフレームを得ること
を目的とする。
たもので、チップ割れを防止し、外部放熱フィンを取り
付は可能にした安価な銅合金リードフレームを得ること
を目的とする。
この発明に係るリードフレームは1枚成形で部分はんだ
付は用の溝と放熱用のリードを同時に備えるようにした
ものである。
付は用の溝と放熱用のリードを同時に備えるようにした
ものである。
この発明における放熱用リードにより、低熱抵抗化を実
現でき、部分はんだ付は用溝によりはんだ付けは中央部
分のみで行われるため、チップ割れを防止でき、大きい
半導体チップであっても低熱抵抗の銅合金リードフレー
ムを使用できる。
現でき、部分はんだ付は用溝によりはんだ付けは中央部
分のみで行われるため、チップ割れを防止でき、大きい
半導体チップであっても低熱抵抗の銅合金リードフレー
ムを使用できる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図はリードフレームのチップ載置台部付近の上面図、第
2図は第1図の側面図、第3図は第1図のリードフレー
ムを用いて完成した半導体装置の側面図である。図にお
いて、(1)〜(5)、(8)は従来のものと同等であ
るので説明を省略する。(6)は部分はんだ付は用溝、
(7)は放熱用リードである。
図はリードフレームのチップ載置台部付近の上面図、第
2図は第1図の側面図、第3図は第1図のリードフレー
ムを用いて完成した半導体装置の側面図である。図にお
いて、(1)〜(5)、(8)は従来のものと同等であ
るので説明を省略する。(6)は部分はんだ付は用溝、
(7)は放熱用リードである。
次に動作について説明する。
リードフレームの放熱用リード(7)を第1図及び第2
図に示すように1枚構造のリードフレームから折り曲げ
ることにより放熱用リード(7)と部分はんだ付は用溝
(6)を同時に形成する。したがってはんだ付は部(8
)は小さくなり、ここに加熱溶融したはんだを付けても
半導体チップ(2)全体に広がらず、部分はんだ付けが
可能になる。これにより銅合金リードフレームであって
もチップ割れの問題が防止できる。
図に示すように1枚構造のリードフレームから折り曲げ
ることにより放熱用リード(7)と部分はんだ付は用溝
(6)を同時に形成する。したがってはんだ付は部(8
)は小さくなり、ここに加熱溶融したはんだを付けても
半導体チップ(2)全体に広がらず、部分はんだ付けが
可能になる。これにより銅合金リードフレームであって
もチップ割れの問題が防止できる。
更に放熱用リード(7)を樹脂(5ンの外に出せば放熱
フィンとして利用でき、パッケージの低熱抵抗化が可能
になる。
フィンとして利用でき、パッケージの低熱抵抗化が可能
になる。
また、この放熱用リード(7)はグランドピンに利用す
ることが可能である。
ることが可能である。
なお、上記実施例では部分はんだ付は用溝(6)が2個
所のものを示したが、これは1個又は3個以上設けても
よい。
所のものを示したが、これは1個又は3個以上設けても
よい。
また、上記実施例では放熱用リード(7)をく(矩)形
に折り曲げた場合について説明したが、放熱用リード(
7)は樹脂(5)外に出ておればどのような形状でも、
上記実施例と同様の効果を奏する。
に折り曲げた場合について説明したが、放熱用リード(
7)は樹脂(5)外に出ておればどのような形状でも、
上記実施例と同様の効果を奏する。
以上のように、この発明によれば一枚構造のリードフレ
ームを折り曲げるように構成したので、安価で、パッケ
ージ熱抵抗の低いものが得られる効果がある。
ームを折り曲げるように構成したので、安価で、パッケ
ージ熱抵抗の低いものが得られる効果がある。
第1図はこの発明の一実施例によるリードフレームのチ
ップ載置台部付近の上面図、第2図は第1図の側面図、
第3図は第1図のリードフレームを用いて完成した半導
体装置の側面図、第4図は従来のリードフレームのチッ
プ載置台部付近の上面図、第5図は第4図のリードフレ
ームを用いて完成した半導体装置の側面図である。 図において、(1)はチップ載置台、(2)は半導体チ
ップ、(3)は配線用金線、(4)は外部リード、(5
)は樹脂、(6)は部分はんだ付は用溝、(7)は放熱
用リー〆、(8)ははんだ付は部である。 なお、図中、同一符号は同一、又は相当部分を示す。
ップ載置台部付近の上面図、第2図は第1図の側面図、
第3図は第1図のリードフレームを用いて完成した半導
体装置の側面図、第4図は従来のリードフレームのチッ
プ載置台部付近の上面図、第5図は第4図のリードフレ
ームを用いて完成した半導体装置の側面図である。 図において、(1)はチップ載置台、(2)は半導体チ
ップ、(3)は配線用金線、(4)は外部リード、(5
)は樹脂、(6)は部分はんだ付は用溝、(7)は放熱
用リー〆、(8)ははんだ付は部である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- チップ載置台上の搭載半導体チップ直下において、一部
を折り曲げたリードを少なくとも1つ以上有し、樹脂封
止後、該リードの少なくとも1つ以上が樹脂外部に出て
いることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086015A JPH02264458A (ja) | 1989-04-04 | 1989-04-04 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086015A JPH02264458A (ja) | 1989-04-04 | 1989-04-04 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02264458A true JPH02264458A (ja) | 1990-10-29 |
Family
ID=13874849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086015A Pending JPH02264458A (ja) | 1989-04-04 | 1989-04-04 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02264458A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013866A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Aktiengesellschaft | Anschlussrahmen für ein mikroelektronisches bauteil, verfahren zu dessen herstellung und den anschlussrahmen umfassendes mikroelektronisches bauteil |
| US6297074B1 (en) * | 1990-07-11 | 2001-10-02 | Hitachi, Ltd. | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof |
-
1989
- 1989-04-04 JP JP1086015A patent/JPH02264458A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297074B1 (en) * | 1990-07-11 | 2001-10-02 | Hitachi, Ltd. | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof |
| WO1998013866A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Aktiengesellschaft | Anschlussrahmen für ein mikroelektronisches bauteil, verfahren zu dessen herstellung und den anschlussrahmen umfassendes mikroelektronisches bauteil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0671061B2 (ja) | 樹脂封止型半導体装置 | |
| CN102693953A (zh) | 半导体装置及其制造方法 | |
| JPH08191114A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS6149446A (ja) | 樹脂封止型半導体装置 | |
| JP2708309B2 (ja) | マルチチップ型半導体装置 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPH02264458A (ja) | リードフレーム | |
| JPS62241355A (ja) | 半導体装置 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JPH04316357A (ja) | 樹脂封止型半導体装置 | |
| JPS62150837A (ja) | 半導体装置 | |
| JP2880878B2 (ja) | 縦型表面実装樹脂封止型半導体装置 | |
| JPH0627960Y2 (ja) | 樹脂封止型半導体装置 | |
| JPH0732216B2 (ja) | 半導体装置 | |
| JP2785917B2 (ja) | 半導体チップモジュール | |
| JPH02280364A (ja) | 半導体装置 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2713141B2 (ja) | 半導体装置 | |
| JP2002050726A (ja) | 半導体装置 | |
| JPH10200023A (ja) | 半導体装置 | |
| JPS598365Y2 (ja) | 半導体装置 | |
| JPS61288454A (ja) | マルチチツプ搭載半導体デバイスのリ−ドフレ−ム | |
| JPH06349983A (ja) | 半導体装置の製造方法 | |
| JPS5927537A (ja) | 半導体装置 |