JPH0671061B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0671061B2
JPH0671061B2 JP1128313A JP12831389A JPH0671061B2 JP H0671061 B2 JPH0671061 B2 JP H0671061B2 JP 1128313 A JP1128313 A JP 1128313A JP 12831389 A JP12831389 A JP 12831389A JP H0671061 B2 JPH0671061 B2 JP H0671061B2
Authority
JP
Japan
Prior art keywords
chip
resin
semiconductor device
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1128313A
Other languages
English (en)
Other versions
JPH02306656A (ja
Inventor
俊雄 石上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1128313A priority Critical patent/JPH0671061B2/ja
Priority to US07/524,883 priority patent/US5057906A/en
Priority to EP90109666A priority patent/EP0399447B1/en
Priority to KR1019900007349A priority patent/KR930002804B1/ko
Priority to DE69011414T priority patent/DE69011414T2/de
Publication of JPH02306656A publication Critical patent/JPH02306656A/ja
Publication of JPH0671061B2 publication Critical patent/JPH0671061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07355—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H10W72/3524—Eutectic alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は樹脂封止型半導体装置に関し、特にマルチチ
ップ方式の樹脂封止型半導体装置に関する。
（従来の技術） 従来、樹脂封止型半導体装置であるパッケージの１つ
に、半導体チップを複数個搭載するマルチチップ方式の
樹脂封止型半導体装置というものが知られている。
このようなマルチチップ方式の樹脂封止型半導体装置で
は、通常、通電電流の小さいロジック素子チップと、ロ
ジック素子チップとを複数個搭載、または、通電電流の
大きいパワー素子チップと、パワー素子チップとを複数
個搭載している。さらに、これらの複数個の半導体チッ
プにおいては、従来では、同一品種の半導体チップ同士
を搭載する構造となっている。
このようなマルチチップ方式では、搭載する半導体チッ
プを、通電電流の大小で分別され、同一品種で１パッケ
ージ化されている理由として以下のようなことが上げら
れる。
まず、通電電流の大きいパワー素子チップでは、発生す
る熱を逃がすための放熱フィンを必要とし、これを半導
体チップの共通の搭載領域（ベッド部）として用いてい
る。このため、複数の半導体チップの電位を揃えるため
には、同一品種のチップを搭載する必要がある。また、
ベッド部である放熱フィンの上に通電電流の小さいロジ
ック素子を搭載したとすると、パワー素子から発生する
の熱の影響を受けてしまい、ロジック素子の特性劣化、
および特性変動を招く。
さらに、上記ベッド部である放熱フィンは、通常、導体
であり、複数の半導体チップを、互いに絶縁するのが困
難である。この点については、絶縁基板を用いたり、絶
縁ペーストを用いて、半導体チップを放熱フィン上に固
定させる方法もある。例えばパワー素子＋パワー素子の
マルチチップ方式の樹脂封止型半導体装置では、前者の
方法が考えられるが、絶縁基板を用いるため、製造コス
トがかさんでしまうという問題があり、低価格製品の提
供の妨げとなっている。一方、後者では、絶縁ペースト
を用いるため半導体チップの裏面からの電極の取り出し
が不可能となってしまう。
また、ベッド部上への半導体チップの固定手段として、
まず、パワー素子チップでは、発生する熱が多いこと、
裏面からの電極を取り出す必要がある等のことから、オ
ーミック特性、熱伝導特性面において、優位な半田法、
共晶法によるダイボンディング方式が用いられている。
一方、ロジック素子チップにおいては、発熱量が低く、
また、より、安価な製品とするため、導電性接着剤によ
る接着が用いられている。したがって、仮にパワー素子
チップ＋ロジック素子チップのマルチチップ方式の樹脂
封止型半導体装置を構成したと考えると、ダイボンディ
ング方式が異なることから、組み立て工程が複雑化し、
コストアップを招く他、導電性接着剤が熱に弱く、接着
剤の劣化、および特性変更を招く。
また、仮にダイボンディング方式を同一にすることを考
えた場合、特性の低下や、コストアップを招く。
以上のようなことから、従来まで、パワー素子チップ＋
ロジック素子のチップのマルチチップ方式の樹脂封止型
半導体装置は実現困難となっている。
また、パワー素子チップ＋パワー素子チップのマルチチ
ップ方式の樹脂封止型半導体装置では、絶縁基板等を使
用する必要があり、高価な製品となり、異なる品種のパ
ワー素子チップ同士を搭載することは実現困難となって
いる。
（発明が解決しようとする課題） この発明は上記のような点に鑑み為されたもので、異な
る品種の複数個のパワー素子チップ、あるいは複数個の
パワー素子チップと、少なくとも１個のロジック素子チ
ップとの同時混載を可能とし、このようなマルチチップ
方式の樹脂封止型半導体装置を、低製造コスト、すなわ
ち低価格で提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明による樹脂封止型半導体装置によれば、導電性
を有する第１の半導体チップ搭載領域と、金属製リード
フレームと、複数の半導体チップとを具備する樹脂封止
型半導体装置において、さらに上記金属製リードフレー
ムの一部を曲折させることにより設けられた第２の半導
体チップ搭載領域を具備し、この第２の半導体チップ搭
載領域と、上記第１の半導体チップ搭載領域とが電気的
に分離された状態にて、熱的には連結されていることを
特徴とする。
さらに、上記金属製リードフレームの一部に、前記第１
の半導体チップ領域と電気的に分離され、かつ熱的にも
分離される第３の半導体チップ搭載領域が設けられてい
ることを特徴とする。
さらに、上記第１の半導体チップ搭載領域は、放熱機能
を有することを特徴とする。
（作用） 上記のような樹脂封止型半導体装置にあっては、通電電
流の大きい第１の半導体チップを、例えば放熱機能を有
する第１の半導体チップ搭載領域に搭載できる。さら
に、通電電流の大きい第２の半導体チップを、金属製リ
ードフレームの一部を曲折させることにより設けられた
第２の半導体チップ搭載領域に、例えば放熱機能を有す
る第１の半導体チップ領域と電気的に絶縁された状態に
て連結されていることから、上記第１のチップと互いに
絶縁、かつ放熱も可能な状態で搭載できる。
また、通電電流の小さい第３の半導体チップも、金属製
リードフレームの一部に設けられた第３の半導体チップ
搭載領域に、上記第１の半導体チップ領域と電気的に絶
縁されているが、連結はされていないことから、上記第
１、第２の半導体チップと互いに絶縁、かつ熱の影響を
受けにくい状態にて搭載できる。
（実施例） 以下、図面を参照して、この発明の一実施例に係わる樹
脂封止型半導体装置について説明する。
第１図は、この発明の一実施例に係わる樹脂封止型半導
体装置の断面図である。
第１図に示すように、半導体チップを載置する第１のベ
ッド部である放熱フィン１上には、例えば半田付けによ
り、通電電流の大きい、第１のパワー素子チップ３が載
置、固定されている。半田付けに用いた半田材を図中の
２に示す。一方、リードフレーム５を押しへこませたよ
うな形状で設けられた第２のベッド部上には、例えば高
温ダイボンディングにより、第２のパワー素子チップ
３′が載置、固定されている。高温ダイボンディングに
用いた、例えばAu−Si共晶材を図中の６に示す。上記第
１のベッド部（放熱フィン１）と、第２のベッド部と
は、例えば絶縁ペースト４により、電気的に絶縁されて
いる。さらに、もう一方のリードフレーム５上には、こ
れを第３のベッド部として、通電電流の小さい、例えば
ロジック素子チップ８が、例えば銀ペーストである導電
性接着剤７により載置、固定されている。また、各半導
体チップ３、３′、および８には、それぞれ配線９が接
続され、これらの周囲は、樹脂10により封止されてい
る。
以上のような構造の樹脂封止型半導体装置であると、放
熱フィン１（第１のベッド部）上に載置されている第１
のパワー素子チップ３と、リードフレーム５を押しへこ
ませた形状で設けられた第２のベッド部上に載置されて
いる第２のパワー素子チップ３′とを、絶縁基板を用い
ることなく電気的に分離することができる。これらのパ
ワー素子チップ３、および３′の放熱経路を述べると、
まず、第１のパワー素子３で発生した熱は、放熱フィン
１を介して放熱される。一方、第２のパワー素子チップ
３′で発生した熱は、放熱フィン１、およびリードフレ
ーム５を介して放熱される。ここで、第２のパワー素子
３′の放熱に際し、上記絶縁ペースト４を、耐熱性、お
よび熱伝導性に優れた物を使用すれば、この発明に有効
であることはいうまでもない。
さらに、これらのパワー素子３、および３′は、それぞ
れ電気的に分離されたベッドド部に載置されることか
ら、異なる品種のパワー素子チップを搭載することが可
能である。また、パワー素子３、および３′の固定手段
として、半田付け、あるいは共晶材を用いた高温ダイボ
ンディングによっているので、それぞれのパワー素子チ
ップ３、および３′の裏面から、例えば電極等を取り出
したりすることが可能となる。これらのことから、異な
る品種のパワー素子を複数個搭載するマルチチップ方式
の樹脂封止型半導体装置を、低製造コストで提供するこ
とが可能となる。
また、上記一実施例では、パワー素子チップ３、および
３′の他に、通電電流の少ないロジック素子チップ８を
搭載している。これは、リードフレーム５上に設けられ
た第３のベッド部を利用することにより、ロジツク素子
チップ８を、パワー素子３、および３′とともに搭載が
可能となるためである。例えば、従来では、特にロジッ
ク素子チップを固定する一手段である導電性接着剤の温
度による接着特性の劣化、並びにロジック素子チップの
特性変動、および劣化の問題があり、パワー素子との同
時混載が困難となっていた。ところが上述したように、
リードフレーム５をベッド部として利用することによ
り、熱的にも、電気的にも上記パワー素子チップ３、お
よび３′を載置する第１、第２のベッド部と分離されて
いる。このようにパワー素子チップ３、および３′を載
置する第１、第２のベッド部と、ロジック素子チップ８
を載置する第３のベッド部とを、熱的にも、電気的にも
分離することによって、通電電流の小さいロジック素子
チップ８と、パワー素子チップ３、および３′とを同時
混載することが可能となる。
このように異なる品種のパワー素子３、および３′と
を、ロジック素子８とを同時混載すれば、例えばモータ
のような電気的駆動部品の駆動から、例えばCPUような
演算機能を有することもできる高機能な樹脂封止型半導
体装置の提供が可能となる。このような高機能な樹脂封
止型半導体装置でも、この発明によれば低製造コスト
で、すなわち低価格で提供可能となる。
尚、上記一実施例では、DIP型の樹脂封止型半導体装置
を例にとり、説明してきたが、この発明は、DIP型に限
定されるものではなく、例えばSIP型でもよい。さらに
リード（ピン）を取り出す方向が、３方向でも、４方向
（例えばQFP型）でも、それ以上でも、この発明が適用
可能であることは勿論である。
［発明の効果］ 以上説明したようにこの発明によれば、異なる品種の複
数個のパワー素子チップ、あるいは異なる品種の複数個
のパワー素子チップと、少なくとも１個のロジック素子
チップとが搭載されたマルチチップ方式の樹脂封止型半
導体装置が、低製造コスト、すなわち低価格で提供され
る。
【図面の簡単な説明】
第１図はこの発明の一実施例に係わる樹脂封止型半導体
装置の断面図である。 １……放熱フィン、２……半田材、３、３′……パワー
素子チップ、４……絶縁ペースト、５……リードフレー
ム、６……共晶材、７……導電性接着剤、８……ロジッ
ク素子チップ、９……配線、10……樹脂。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】導電性を有する第１の半導体チップ搭載領
    域と、金属製リードフレームと、複数の半導体チップと
    を具備する樹脂封止型半導体装置において、さらに上記
    金属製リードフレームの一部を曲折させることにより設
    けられた第２の半導体チップ搭載領域を具備し、この第
    ２の半導体チップ搭載領域と、上記第１の半導体チップ
    搭載領域とが電気的に分離された状態にて、熱的には連
    結されていることを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】さらに他の金属製リードフレームが設けら
    れ、この他の金属製リードフレーム上には、前記第１の
    半導体チップ領域と電気的に分離され、かつ熱的にも分
    離される第３の半導体チップ搭載領域が設けられている
    ことを特徴とする請求項（１）記載の樹脂封止型半導体
    装置。
  3. 【請求項３】上記第１の半導体チップ搭載領域は、放熱
    機能を有することを特徴とする請求項（１）あるいは
    （２）記載の樹脂封止型半導体装置。
JP1128313A 1989-05-22 1989-05-22 樹脂封止型半導体装置 Expired - Fee Related JPH0671061B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1128313A JPH0671061B2 (ja) 1989-05-22 1989-05-22 樹脂封止型半導体装置
US07/524,883 US5057906A (en) 1989-05-22 1990-05-18 Plastic molded type semiconductor device
EP90109666A EP0399447B1 (en) 1989-05-22 1990-05-22 Plastic molded type semiconductor device
KR1019900007349A KR930002804B1 (ko) 1989-05-22 1990-05-22 수지밀봉형 반도체장치
DE69011414T DE69011414T2 (de) 1989-05-22 1990-05-22 In Kunststoff eingekapseltes Halbleiterelement.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1128313A JPH0671061B2 (ja) 1989-05-22 1989-05-22 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH02306656A JPH02306656A (ja) 1990-12-20
JPH0671061B2 true JPH0671061B2 (ja) 1994-09-07

Family

ID=14981686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1128313A Expired - Fee Related JPH0671061B2 (ja) 1989-05-22 1989-05-22 樹脂封止型半導体装置

Country Status (5)

Country Link
US (1) US5057906A (ja)
EP (1) EP0399447B1 (ja)
JP (1) JPH0671061B2 (ja)
KR (1) KR930002804B1 (ja)
DE (1) DE69011414T2 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049973A (en) * 1990-06-26 1991-09-17 Harris Semiconductor Patents, Inc. Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5367766A (en) * 1990-08-01 1994-11-29 Staktek Corporation Ultra high density integrated circuit packages method
EP0509065A1 (en) * 1990-08-01 1992-10-21 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
JP3074736B2 (ja) * 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
JP2857725B2 (ja) * 1991-08-05 1999-02-17 株式会社日立製作所 樹脂封止型半導体装置
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JP2850640B2 (ja) * 1992-04-28 1999-01-27 株式会社デンソー 混成集積回路装置
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5541453A (en) * 1995-04-14 1996-07-30 Abb Semiconductors, Ltd. Power semiconductor module
EP0757442A3 (en) * 1995-07-31 1998-12-30 Delco Electronics Corporation Ignition coil driver module
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
DE19543920C2 (de) * 1995-11-24 2000-11-16 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
JP3540471B2 (ja) * 1995-11-30 2004-07-07 三菱電機株式会社 半導体モジュール
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US5945732A (en) * 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
DE10041079A1 (de) * 2000-08-22 2002-03-14 Osram Opto Semiconductors Gmbh Lasermodul mit Ansteuerschaltung
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
KR100867573B1 (ko) * 2001-06-11 2008-11-10 페어차일드코리아반도체 주식회사 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
KR100799562B1 (ko) * 2002-03-25 2008-01-31 페어차일드코리아반도체 주식회사 반도체 전력 모듈 및 그 제조방법
US7145223B2 (en) * 2002-05-22 2006-12-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6892578B2 (en) * 2002-11-29 2005-05-17 Hitachi Metals Ltd. Acceleration sensor
US6775145B1 (en) * 2003-05-14 2004-08-10 Cyntec Co., Ltd. Construction for high density power module package (case II)
JP2005005681A (ja) * 2003-05-20 2005-01-06 Sharp Corp 半導体発光装置およびその製造方法
US7019394B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Circuit package and method of plating the same
JP4100332B2 (ja) * 2003-11-12 2008-06-11 株式会社デンソー 電子装置およびその製造方法
US7109822B2 (en) * 2004-02-26 2006-09-19 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for rapid prototyping of monolithic microwave integrated circuits
TW200631154A (en) * 2004-11-03 2006-09-01 Koninkl Philips Electronics Nv Inner bridges for chip-to-chip interconnections in a multi-chip IC package
WO2007102042A1 (en) * 2006-03-09 2007-09-13 Infineon Technologies Ag A multi-chip electronic package with reduced stress
JP4335263B2 (ja) * 2007-02-07 2009-09-30 ソニー株式会社 半導体装置および半導体装置の製造方法
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US7633143B1 (en) * 2008-09-22 2009-12-15 Powertech Technology Inc. Semiconductor package having plural chips side by side arranged on a leadframe
US9287765B2 (en) 2010-07-15 2016-03-15 Delta Electronics, Inc. Power system, power module therein and method for fabricating power module
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
CN102340233B (zh) * 2010-07-15 2014-05-07 台达电子工业股份有限公司 功率模块
US8581416B2 (en) * 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
US8847385B2 (en) * 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
EP2680305A3 (en) * 2012-06-29 2014-02-26 Samsung Electro-Mechanics Co., Ltd Semiconductor package
WO2016157394A1 (ja) * 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US12167536B2 (en) * 2020-03-10 2024-12-10 Rohm Co., Ltd. Electronic device
DE102020131470A1 (de) 2020-11-27 2022-06-02 Infineon Technologies Ag Package mit Lastanschlüssen, auf welchen eine gekoppelte Leistungskomponente und Logikkomponente montiert sind

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614865A1 (de) * 1967-09-27 1970-12-23 Telefunken Patent Optoelektronische Halbleiteranordnung
US3820153A (en) * 1972-08-28 1974-06-25 Zyrotron Ind Inc Plurality of semiconductor elements mounted on common base
DE2510982A1 (de) * 1975-03-13 1976-09-30 Bosch Gmbh Robert Hybrides halbleiterbauelement
US4518982A (en) * 1981-02-27 1985-05-21 Motorola, Inc. High current package with multi-level leads
IT1222152B (it) * 1987-07-28 1990-09-05 Sgs Microelettronica Spa Dispositivo a piu' piastrine di materiale in contenitore di metallo e resina
JPH064595Y2 (ja) * 1988-02-24 1994-02-02 日本電気株式会社 ハイブリッドｉｃ

Also Published As

Publication number Publication date
EP0399447A2 (en) 1990-11-28
US5057906A (en) 1991-10-15
KR930002804B1 (ko) 1993-04-10
JPH02306656A (ja) 1990-12-20
EP0399447A3 (en) 1991-01-09
EP0399447B1 (en) 1994-08-10
DE69011414D1 (de) 1994-09-15
DE69011414T2 (de) 1995-01-26
KR900019207A (ko) 1990-12-24

Similar Documents

Publication Publication Date Title
KR930002804B1 (ko) 수지밀봉형 반도체장치
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
JP2000174180A (ja) 半導体装置
JPS6149446A (ja) 樹脂封止型半導体装置
US7566967B2 (en) Semiconductor package structure for vertical mount and method
US5317194A (en) Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
US5093713A (en) Semiconductor device package
JP2905609B2 (ja) 樹脂封止型半導体装置
US3560808A (en) Plastic encapsulated semiconductor assemblies
JP2888183B2 (ja) 樹脂封止型半導体装置
JP2564771B2 (ja) 放熱板付き半導体装置及びその製造方法
JPH06326236A (ja) 樹脂封止型半導体装置
JPS6329413B2 (ja)
KR102378171B1 (ko) 커플드 반도체 패키지
JP3013612B2 (ja) 半導体装置
JP2551349B2 (ja) 樹脂封止型半導体装置
JP2665170B2 (ja) 半導体装置
JP2535623B2 (ja) 樹脂封止半導体装置
JPH06349983A (ja) 半導体装置の製造方法
JPS61288454A (ja) マルチチツプ搭載半導体デバイスのリ−ドフレ−ム
JPH02264458A (ja) リードフレーム
JPH033353A (ja) 半導体装置
JPH0294458A (ja) 樹脂封止型半導体装置
JPS60134426A (ja) 半導体装置
JP2004228132A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees