JPS598365Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS598365Y2 JPS598365Y2 JP1979010523U JP1052379U JPS598365Y2 JP S598365 Y2 JPS598365 Y2 JP S598365Y2 JP 1979010523 U JP1979010523 U JP 1979010523U JP 1052379 U JP1052379 U JP 1052379U JP S598365 Y2 JPS598365 Y2 JP S598365Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- element piece
- cap
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Description
【考案の詳細な説明】
本考案はフェースダウンボンド方式の半導体素子片を一
個又は複数個搭載せしめてなる半導体装置の改良に関す
るものである。
個又は複数個搭載せしめてなる半導体装置の改良に関す
るものである。
従来フェースダウンボンド方式の半導体素子片を一個又
は複数個搭載せしめてなる半導体装置に於いては、各々
の半導体素子片の裏面が直かにパッケージ内に封入され
た構造を有していたので、半導体素子片が故障した場合
にはその半導体素子片のみを交換することができず、半
導体装置自体を回路から取りはずし交換せねばならなか
ったために膨大な配線の脱着が必要となり多額の補修費
を用する等の問題があった。
は複数個搭載せしめてなる半導体装置に於いては、各々
の半導体素子片の裏面が直かにパッケージ内に封入され
た構造を有していたので、半導体素子片が故障した場合
にはその半導体素子片のみを交換することができず、半
導体装置自体を回路から取りはずし交換せねばならなか
ったために膨大な配線の脱着が必要となり多額の補修費
を用する等の問題があった。
本考案は上記問題点に鑑み、半導体素子片の故障に際し
て、半導体装置を回路から取りはずすことなく故障した
半導体素子片のみを交換し得るごとき構造を有せしめて
なる、フェースダウンボンド方式の半導体装置を提供す
るものである。
て、半導体装置を回路から取りはずすことなく故障した
半導体素子片のみを交換し得るごとき構造を有せしめて
なる、フェースダウンボンド方式の半導体装置を提供す
るものである。
即ち本考案はセラミックステムに搭載されたフェースダ
ウンボンド方式の半導体素子片にろう付けされた放熱柱
が貫通するキャップの孔部を、前記半導体素子片が通過
する大きさに形或したことを特徴とする。
ウンボンド方式の半導体素子片にろう付けされた放熱柱
が貫通するキャップの孔部を、前記半導体素子片が通過
する大きさに形或したことを特徴とする。
以下本考案を図に示した実施例により詳細に説明する。
図は本考案によるフェースダウンボンド方式の半導体素
子片を複数個搭載せしめてなる半導体装置の一実施例の
一断面を示したものである。
子片を複数個搭載せしめてなる半導体装置の一実施例の
一断面を示したものである。
即ち該半導体装置は、内部に多層配線（図示せず）を有
し、上面に表面配線１を側面に複数個の外部リード２を
有し、上面周囲には絶縁ガラス枠３と該ガラス枠３上に
ケーシング用金属枠４を有するセラミック等の耐熱性絶
縁物の積層基板５よりなる矢印で示したセラミックステ
ム６の前記所定表面配線１上に背面金属膜７を有せしめ
たフェースダウンボンド方式の半導体素子片８が該半導
体素子片８の表面のバンプ状電極９により固着せしめら
れ、該セラミックステム６上にはセラミック等の耐熱性
絶縁物よりなるキャップ１０が被せられ、該キャップは
その開口部に形威されたケーシング用メタライズ部１１
ａを介して４５０〜５００℃の溶着温度を有するＡｕ
−Ｓｎ ，Ｚｎ−Ｓｎ等のケーシング用ろう材１２によ
り前記セラミックステム６周囲のケーシング用金属枠４
とろう付けされており、該キャップ１０の前記セラミッ
クステム６上に搭載されている半導体素子片８の各々の
真上にあたる位置には半導体素子片８の交換が可能なよ
うに半導体素子片８の対角線長より僅かに大きい直径を
有せしめた放熱柱挿入孔１１が、又該挿入孔周囲の表面
には密封用メタライズ部１３が形或されている。
し、上面に表面配線１を側面に複数個の外部リード２を
有し、上面周囲には絶縁ガラス枠３と該ガラス枠３上に
ケーシング用金属枠４を有するセラミック等の耐熱性絶
縁物の積層基板５よりなる矢印で示したセラミックステ
ム６の前記所定表面配線１上に背面金属膜７を有せしめ
たフェースダウンボンド方式の半導体素子片８が該半導
体素子片８の表面のバンプ状電極９により固着せしめら
れ、該セラミックステム６上にはセラミック等の耐熱性
絶縁物よりなるキャップ１０が被せられ、該キャップは
その開口部に形威されたケーシング用メタライズ部１１
ａを介して４５０〜５００℃の溶着温度を有するＡｕ
−Ｓｎ ，Ｚｎ−Ｓｎ等のケーシング用ろう材１２によ
り前記セラミックステム６周囲のケーシング用金属枠４
とろう付けされており、該キャップ１０の前記セラミッ
クステム６上に搭載されている半導体素子片８の各々の
真上にあたる位置には半導体素子片８の交換が可能なよ
うに半導体素子片８の対角線長より僅かに大きい直径を
有せしめた放熱柱挿入孔１１が、又該挿入孔周囲の表面
には密封用メタライズ部１３が形或されている。
然して該キャップ１０の各放熱柱挿入孔１１には一端に
垂直切断面からなる挿入側端面１４を他端にフィン状形
或部１５を有しキャップ貫通部の直径を前記放熱柱挿入
孔１１の径よりやや小さく形或せしめた熱伝導性の良い
金属等よりなる放熱柱１６が挿入せしめられ、該放熱柱
の挿入側端面１４は前記搭載半導体素子片８と該半導体
素子片８に形或されている背面金属膜７を介して ３００〜３５０℃の溶着温度を有するＰｂ−Ｓｎ系の接
続用ろう材１７で接続せしめられ、然して該放熱柱１６
のキャップ貫通部は前記キャップ１０の放熱柱挿入孔１
１の周囲表面に形威されている密封用メタライス部１３
に対して３００〜３５０℃の溶着温度を有する前記接続
用ろう材と同種の密封用ろう材１８によりろう付けされ
、該ろう付けにより容器内を密封せしめられてなる構造
を有している。
垂直切断面からなる挿入側端面１４を他端にフィン状形
或部１５を有しキャップ貫通部の直径を前記放熱柱挿入
孔１１の径よりやや小さく形或せしめた熱伝導性の良い
金属等よりなる放熱柱１６が挿入せしめられ、該放熱柱
の挿入側端面１４は前記搭載半導体素子片８と該半導体
素子片８に形或されている背面金属膜７を介して ３００〜３５０℃の溶着温度を有するＰｂ−Ｓｎ系の接
続用ろう材１７で接続せしめられ、然して該放熱柱１６
のキャップ貫通部は前記キャップ１０の放熱柱挿入孔１
１の周囲表面に形威されている密封用メタライス部１３
に対して３００〜３５０℃の溶着温度を有する前記接続
用ろう材と同種の密封用ろう材１８によりろう付けされ
、該ろう付けにより容器内を密封せしめられてなる構造
を有している。
上記実施例に於いてはセラミックステムに対するセラミ
ックキャップの接合がろう材によりなされている構造の
半導体装置について説明したが、本考案の構造は該接合
が低融点ガラスでなされる半導体装置及び金属キャップ
を有する半導体装置についても適用可能である。
ックキャップの接合がろう材によりなされている構造の
半導体装置について説明したが、本考案の構造は該接合
が低融点ガラスでなされる半導体装置及び金属キャップ
を有する半導体装置についても適用可能である。
以上説明したように本考案の構造を有せしめたフェース
ダウンボンド方式の半導体装置は、該半導体装置内に搭
載されている半導体素子片の背面が直かに放熱フィンを
有する放熱性にろう付けされているので、通常のフェー
スアップ方式に劣らない高出力の半導体装置を可能にす
ると同時に、半導体素子片の故障に際して半導体装置を
回路に固定したまま放熱柱を取りはずして故障した半導
体素子片のみを交換し得るごとき構造を有せしめてある
ので、従来の様に膨大な配線をはずして半導体装置の交
換を行う必要がなく、半導体素子片の故障によるセット
の補修費用を大幅に削減し得て、その実用的効果は著し
い。
ダウンボンド方式の半導体装置は、該半導体装置内に搭
載されている半導体素子片の背面が直かに放熱フィンを
有する放熱性にろう付けされているので、通常のフェー
スアップ方式に劣らない高出力の半導体装置を可能にす
ると同時に、半導体素子片の故障に際して半導体装置を
回路に固定したまま放熱柱を取りはずして故障した半導
体素子片のみを交換し得るごとき構造を有せしめてある
ので、従来の様に膨大な配線をはずして半導体装置の交
換を行う必要がなく、半導体素子片の故障によるセット
の補修費用を大幅に削減し得て、その実用的効果は著し
い。
図は本考案によるフェースダウンボンド方式の半導体素
子片を複数個搭載せしめてなる半導体装置の一実施例の
一断面図である。 図において、６はセラミックステム、８は半導体素子片
、９はバンプ電極、１０はキャップ、１１は放熱柱挿入
孔、１４は挿入側端面、１５はフィン状形威部、１６は
放熱柱、１７は接続用ろう材、１８は密封用ろう材。
子片を複数個搭載せしめてなる半導体装置の一実施例の
一断面図である。 図において、６はセラミックステム、８は半導体素子片
、９はバンプ電極、１０はキャップ、１１は放熱柱挿入
孔、１４は挿入側端面、１５はフィン状形威部、１６は
放熱柱、１７は接続用ろう材、１８は密封用ろう材。
Claims (1)
- セラミックシステムに搭載されたフェースダウンボンド
方式の半導体素子片にろう付けされた放熱柱が貫通する
キャップの孔部を、前記半導体素子片が通過する大きさ
に形或したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979010523U JPS598365Y2 (ja) | 1979-01-30 | 1979-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979010523U JPS598365Y2 (ja) | 1979-01-30 | 1979-01-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55115059U JPS55115059U (ja) | 1980-08-13 |
| JPS598365Y2 true JPS598365Y2 (ja) | 1984-03-15 |
Family
ID=28823274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979010523U Expired JPS598365Y2 (ja) | 1979-01-30 | 1979-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598365Y2 (ja) |
-
1979
- 1979-01-30 JP JP1979010523U patent/JPS598365Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55115059U (ja) | 1980-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443022B2 (en) | Board-on-chip packages | |
| JP2664754B2 (ja) | 高密度電子パッケージ及びその製造方法 | |
| JPS6255301B2 (ja) | ||
| JPS6149446A (ja) | 樹脂封止型半導体装置 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPS598365Y2 (ja) | 半導体装置 | |
| JPH0473297B2 (ja) | ||
| JP2699929B2 (ja) | 半導体装置 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JPS59117250A (ja) | 半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JPH01225140A (ja) | 半導体装置の製造方法 | |
| JPS63293931A (ja) | 半導体装置およびその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPS5927537A (ja) | 半導体装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2785917B2 (ja) | 半導体チップモジュール | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JPH0448768A (ja) | 半導体装置及びその製造方法 | |
| JP2615972B2 (ja) | 半導体装置 | |
| JPH02264458A (ja) | リードフレーム | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JPH0520903B2 (ja) | ||
| JPH1032275A (ja) | 半導体装置およびその製造方法 |