JPH02265089A - メモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、異種の半導体メモリを内蔵しているメモリカ
ードに関するものである。

〔従来の技術〕

データ処理装置の使用に際し、補助的なデータが必要な
場合は、補助データを予め記憶しているメモリカードを
データ処理装置に装着することによって、データ処理装
置はメモリカード内の半導体メモリをアクセスして所要
のデータの読み出し。

書き込みをすることになる。またそのメモリカード内の
Ｅｌ”ＲＯＭ　　（又はＴＰＲＯＭ）にデータを書き込
む場合は、Ｐｌ？ＯＭライタ装置にメモリカードを装着
してデータを書き込む。

第２図は従来のこの種のメモリカードの回路図である。

メモリカードにはスタチックＲＡＭ　１　、　ＥＰＲＯ
Ｍ（又はＴＰＲＯＭ）　２及びＥＥＰＲＯＭ　３が混在
しており、またそれらを選択すべきチップ選択信号を出
力するアドレスデコーダ４を備えている。電源入力線１
０ば逆流防止用ダイオード６を介して内部電源線１１と
接続され、内部電源線１１は逆流防止用ダイオード９の
カソードと接続される。ダイオード９のアノードは制限
抵抗８を介して電池７の正極と接続され、電池７の負極
は接地される。前記電源入力線１０はＥＥＰＲＯＭ　３
及びＥＰＲＯＭ　（又はＴＰＲＯ門）２の電源端子ＶＴ
と接続される。内部電源線１１はスタチソプＲＡＭ　］
の電源端子Ｖ、と接続される。アドレスバス１２はＥＥ
ＰＲＯＭ３．　ＥＰＩＩＯＭ　　（又はＴＰＲＯＭ）　
２及びスタチックＲＡＭ　１の各アドレス端子ＡＤＤと
接続され、またアドレスデコーダ４の選択信号端子Ａ、
Ｂと接続される。そしてアドレスバス１２はプルダウン
抵抗１９を介して接地される。

データバス１３はＥＥＰｌ？ＯＭ　３　、　Ｅｌ”ＲＯ
Ｍ　２及びスタチソブＲＡＭ　１の夫々のデータ端子Ｄ
ＡＴＡと接続される。

アウトプットイネーブル ウトプットイネーブル端子ＯＥと接続される。ＥＰＲＯ
Ｍ（又はＯＴＰＲＯ）Ｉ）専用の特定のアドレスバス信
号線２２はＥＰｌ？ＯＭ　（又はＯＴＩＩ＋２０？Ｉ）
の特定のアドレスバス端子Ａ，と接続される。アウトプ
ットイネーブル信号線１４はＥＰＩＩＯＭ　２及びスタ
チックＲＡＭ　１のアウトプットイネーブル端子ＯＥの
夫々に接Ｖεされる。

ライトイネーブル信号線１５ば、ＥＥＰＲＯＭ　３及び
スタチックＲＡＭ　　１の夫々のライトイネーブ／ｌ，
Ｏａｉ子ＷＩＥに接続される。チップイネーブル信号線
１Ｇはアドレスデコーダ４のゲート端子Ｇと接続され、
チップイネーブル信号線１６には電圧■２がプルアップ
抵抗１８を介して与えられる。アドレスデコーダ４がチ
ップ選択信号を出力するチップ選択信号線１７ａ１７ｈ
　１７ｃは、Ｅ１ミＰＩＩＯ？ｌ　３　、　ＵＰＲＯＭ
　２及びスタチックＲＡＭ　１の夫々のチップイネーブ
ル端子ＣＥと各別に接続される。

前記ＥＦＲＯＭ　２のプログラム電源端子■，，にはプ
ログラム電源線２０が接続される。

次にこのメモリカードの動作を説明する。

メモリカードを図示しないデータ処理装置に装着した場
合には、そのデータ処理装置から電源入力線１０に電圧
■１が与えられてＥＥＰＲＯＭ３．　ＥＰＲＯＭ２、ス
タチックＲＡＭ　　］にその電圧を与える。一方、デー
タ処理装置からメモリカードを取り外した場合には、電
源入力線１０の入力電圧Ｖ１が消滅する。

そして電池７から制限抵抗８及び逆流防止ダイオド９を
介して内部電源線１１に電圧■２が与えられて、スタチ
ックＲＡＭ　１の記憶データを保持する。

逆流防止ダイオード６は電池７の電流が電源入力線１０
に流出するのを阻止する。

メモリカードをＦ　Ｒ　Ｏ　Ｍライタ装置に装着して、
Ｉｉｒ’ＲＯＭ　２にデータを書き込む場合は、アドレ
スバス１２，アウトプットイネーブル信号線１４に信号
を与えるとともに、アドレスデコーダ４のゲート信ぢ線
１６に信号を与えて、チップ選択信号線１．７ｂに信号
を与える。そ・うするとＥＴ’ＲＯＭ　２が選択される
。そして専用のアドレスバス信号′！ｆＡ２２にデータ
書き込め時の電圧より高い電圧を与える。そうするとＩ
ＥＰＩＩＯＭ　２は、それに予め記憶している識別コー
ドをデータバス１３へ出力する。つまりＦＲＯＭライタ
装置は識別コードを読め出す。その後、プログラム電／
ｒＸ線２０に信号を与えることにより、データバス１３
に与えているデータを読み出した識別コードに応した信
号レヘルでＥＰＲＯＭ　２に書き込むごとになる。

一方、同様にＥＦＲＯＭ　２を選択した状態で、肝Ｉ’
ＲＯＭ　３用のアウトプットイネーブル信号線２１に、
前述した識別コードを読み出すときに与えたと同様の高
い電圧を与えると、ＥＥＰＲＯＭ３の記憶データが一括
して消去される。

次に、メモリカードをデータ処理装置に装着してデータ
の書き込み，読み出しをする場合は、アドレスバス１２
に信号を与え、アドレスデコーダ４のゲート信号線１６
に信号を与える。そして、チップ選択信号線１７ａに信
号が与えられるとスタチックＲＡＭ　　１が選択される
。その後、アウトプノＩ・イネーブル信号線１４に信号
を与えるとスタチックＲＡＭ　１ば記憶データをデータ
バス１３へ出力する。また同様にスタチックＲＡＭ　　
１を選択した状態でアドレスバス１２及びライトイネー
ブル信号線１５に信号を与えるとスタチックＩＩＡＭ　
１はデータバス１３に与えられているデータを書き込む
。

次にアドレスバス１２に信号を与え、アドレスデコーダ
４のゲート信号線１６に信号を与える。そしてチップ選
択信号線１７ｂに信号が与えられるとＥＦＲＯＭ　２が
Ｘｔ尺される。そしてアウトブソトイネーフ゛ルイ言号
線１４に信号を与えると、ＥＦＲＯＭ　２は記憶データ
をデータバス１３へ出力する。また同様にｌｉＰＲＯＭ
　２を選択した状態でアドレスバス１２に信号を与え、
プログラム電源線２０に信号を与えるとＥＦＲＯＭ　２
はデータバス１３に与えられているデータを書き込む。

次に、アドレスバス１２に信号を与え、アドレスデコー
ダ４のゲート信号線１６に信号を与える。チップ選択信
号線１７ｃに信号が与えられると、ＦＥＦＲＯＭ　３が
選択される。そしてライトイネーブル信号線１５に信号
が与えられると、ＥＩ！ｌ］ＲＯＭ３はデータバス１３
に与えられたデータを書き込む。同様にＥＩｉＩ’ＲＯ
Ｍ　３を選択した状態でアドレスバス１２及びアウ］〜
プツトイネーブル信号線２１に信号を与えるとＥＥＩ）
ＲＯＭ　３は記４ｆＪデータを読み出しデータバス１３
へ出力する。

〔発明が解決しようとする課題〕

前述したように、ｌＥｒ’ＲＯＭ　２から識別コー１を
読み出す場合、又はＥＥｒ’ＲＯＭ　３の記憶データを
一括して消去する場合は、データの書き込み時より高い
電圧をＥＦＲＯＭ　２又はＦ、ｌｊｌｌＲＯＭ　３に与
える必要がある。

そのため、そのような高い電圧を与えるための専用の信
号線を他の信号線と別にしてＵ　Ｐ　１１０　Ｍ　　（
又はＴＰＲＯＭ）及びＥＥＰｌ？ＯＭに設けなければな
らず、メモリカー１：とデータ処理装置とのインターフ
ェイスのための信号線の本数が増加する。また、それら
の信号線と接続される端子の数も増加する。

一方、メモリカードのくＪ−法は限られているから、そ
れに設は得る端子数に制限があり、インターフェイスの
ための信号線の本数を必要に応して自由に増加させ得な
いとい・う問題がある。

本発明は斯かる問題に鑑み、データの書き込み時の電圧
より高い電圧を与えるための専用の信号線を設けずに、
識別コードの読み出し又は肥土ａデタの一括消去ができ
るメモリカードを提供することを目的とする。

〔課題を解決するための手段〕

本発明のメモリカードは、半導体メモリの特定の信号を
入断する開閉手段を設けて、この開閉手段を半導体メモ
リを選択するチップ選択信号により開閉制御する構成に
する。

〔作用〕

開閉手段は、アドレスデコーダのチップ選択信号により
開閉動作して、識別コー１のＪｙ　’ｊ出し又は記憶デ
ータの一括消去のために与える１）一定の信号を、それ
を与えるべき半導体メモリにのみ与える。

これにより特定の信ぢを与える信号線と、それ以外の信
号を与える信号線とを共用でき、信号線が増加しない。

〔実施例〕

以下本発明をその実施例を示す図面によって詳述する。

第１図は本発明に係るメモリカードの回路図である。メ
モリカードにはスタチックＲＡＭ　１　、　ＥＰＲＯＭ
（又はＴＰＲＯＭ）　２及びＥｌミＰｌンＯＭ３が混在
しており、またそれらを選択するチップ選択信号を出力
するアドレスデコーダ４を（ｒｉｆｔえている。

電源入力線１０は逆流防止用ダイオード６を介して内部
電源線１１と接続され、内部電源線１１は逆流防止用ダ
イオ−Ｆ　９のカソードと接続される。ダイオード９の
アノードは制限抵抗８を介して電池７の正極と接続され
、電池７の負極は接地される。

前記電源入力線１０ばＥ［ミＰ［ンＯＭ３及びＥＩＩＲ
ＯＭ　（又はＴ　Ｐ　Ｔ＋　０１１　）２の電源端子■
、と接続される。内部電源線１１ばスタチックＲＡＭ　
１の電源端子■７と接続される。

アドレスバス１２ばｌＥＥＰＩＩＯＭ３．　Ｅｌ’ＲＯ
Ｍ　　（又はＴｒ’ｌンＯ旧２及びスタチックＲＡＭ　
　１の夫々のアドレス端子ΔＤＤと接続され、またアド
レスデコーダ４の選１尺イ８号−端子Ａ、Ｂと接続され
る。アドレスバス１２の特定のアドレスバス信号線１２
ａ　は、スイッチ回路５ｄを介してＵＩＥＰＲＯＭ　３
の特定のアドレスバス端子Ａ９と、また直接にＥＦＲＯ
Ｍ　２の特定のアドレスバス端子Ａ９と、更にスイッチ
回路５ｂを介してスタチックＲＡＭ　１の特定のアドレ
スバス端子Ａ、とに夫々接続される。このアドレスバス
１２はプルダウン抵抗１９を介して接地される。

データバス１３はＥＥＰＲＯＭ３．　ＥＰＲＯＭ　（又
はＯＴＦＲＯＭ）　２及びスタチックＲＡＭ　１の夫々
のデータ端子ＤＡＴＡと接続される。

アラ１〜プソｌ−イネーブル信号線１４はＵＥＰＲＯＭ
　３のアウトプットイネーブル を介してＵＰＲＯＭのアウトプットイネーブル端子ＯＥ
と、スイッチ回路５ａを介してスタチ，りＲＡＭ　１の
アラＩ・プツトイネーブル端子ＯＲとに夫々接続される
。

ライトイネーブル信号線１５はＥＥＰＲＯＭ　３及びス
タチックｌ？ＡＭ　　１の夫々のライトイネーブル端子
ＷＥと接続される。チアブイネーブル信号線１６はアド
レスデコーダ４のゲーｌ端子Ｇと接続され、千ツブイネ
ーブル信号線１Ｇには電圧Ｖ２をブルア，プ抵抗１８を
介して与えられる。アドレスデコーダ４が千ノブ選択信
号を出力するチップ選択信号線１７．ＩはスタチックＲ
ＡＭ　　ｌのチップイネーブルΦ：）；子（汁と、チッ
プ選択信号線１７ｂ　ｉＪ：ＥＩ］ＲＯＭ　２のチップ
イネブル端子ＣＨ及び前記スイッチ回路５ｂ、５ｄの各
ケトＧと、チップ選択信号線１７ｃはｌｉ　Ｅ　Ｉｌ　
ｌｉ　ＯＭ　３のチップイネーブル端子ＣＥ及び前記ス
イッチ回路５ｃのゲ１−ＧＴと接続される。また、プロ
グラム電源線２０はＩミＰＲＯＭ　２のプロゲラＪ・電
源’Ｊ：ｉ’ｒ子Ｖｐｐと接続される。

前記スイッチ回路５ａ、　５ｂ、　５ｃ＋　５ｄは、そ
のケトＧＴにＨ”の信号か与えられると閉路動作し、“
’　Ｌ　”の信号が与えられると開路動作するようにな
っている。

次にこのように＋１４成したメモリカードの動作を説明
する。

メモリカードを図示しないデータ処理装置又は）ＩＲＯ
Ｍライタ装置に装Ｘｆシた場合は、データ処理装置又は
Ｐ　１７０　Ｍライタ装置の電源により電源入力３１旧
Ｏに電圧Ｖ１か与えられ、スタチック１ン八Ｍ　］　、
　Ｉｉｌ’ｌｉＯＭ（又はＴＰＲＯＭ）　２及びＥ１ミ
ＰＲＯと３の夫々の電源端子■１に与えられる。一方、
メモリカードをデータ処理装置又はＦ２０Ｍライタ装置
から取り外した場合は、電源入力線１０の電圧Ｖ１が消
滅する。そして電池７から制限抵抗８及び逆流防止ダイ
オ−１’　９を介し７て内部電源線１１に電圧■２が与
えられてスクチソクＲへ閃　１の電源端子■、に与えら
れ、スタチックＲＡＭ　］の記憶データを保持する。ま
た逆流防止ダイオード６は電池７の電流が電源入力線１
０に流出するのを阻止する。

さて、メモリカー１−内の１ＥｐＨ叶２にデータを書き
込む場合はメモリカードを図示しないＰＲＯＭライタ装
置に装着する。そしてアドレスバス１２の信号がアドレ
スデコーダ４の選択信号ｖ：１；子△、ＢにＪｊえられ
、チップイネーブル信号１６の信υが’Ｊ−１・端子Ｇ
に与えられて、アドレスデコーダ４がチップ選１尺イ言
号線１７ａに信号を出力してスタチック［ン計１を選択
した場合には、チップ選択信号線Ｊ７．］は”　Ｉ、°
゛に、他のチップ選択信号線１７ｂ、　１７ｃは“１１
゛になり、スイッチ回路５ａ、　５ｂ、　５ｃ、、　５
ｄは全て閉路動作する。それによりアドレスバス１２．
データバス１３　　アウトプットイネーブル トイネーブル信号線１５によりＦ２０Ｍライタ装置とス
タチックＲＩＩＭ　　１とのインターフェイスか可能に
なる。そしてスタチックＩＩＡＭ　　］のアクセス時に
Ｉｔ、データの書き込め時の電圧より高い電圧がいずれ
の信号線にも与えられないからスイッチ回路５Ｃ５ｄが
閉路動作していても何ら支障はない。

次にアドレスデコーダ４が千ノブ選択信号線１７ｂに信
号を出力してＥＰＲＯＭ　２を選択した場合は、チップ
選択信号線１７ｂが’　Ｌ　”に、チップ選択信−υ線
１７ａ，　１７ｃはともに“エビになり、スイッチ回路
５ａ　　５ｃがともに閉路動作し、スイッチ回路５ｂ，
　５ｄがともに開路動作する。それによりアトｌ／スハ
ス１２、データバス１３，アウトブソトイ不ーフ゛ル（
ｆｉ−回線１４及びライトイネーブル信号線］５により
ｐＨ叶ラビライタ装置ｉＩ’ｌｌＯＭ　　（又はＴＩＩ
ＲＯＭ）　２とのインターフェイスが可能になる。そし
てＥＰｌｉＯＭ　　（又はＴ　１１　Ｒ　Ｏ　Ｍ　’）
をアクセスする場合にイニシャル動作としてＥ　ｌ’　
１１　０　Ｍ（又はＴＰＲＯＭ）　２に予め記憶されて
いる識別コー１−を読み出すべく特定のアドレス信号線
１２ａにブタの書き込め時の電圧より高い電圧を与えて
、特定のアドレス端子Ａ９にその電圧が与えられる。

それによりＰ．Ｐ［ンＯＭ　　（又はＴＦＲＯＭ）　２
はデータバス１３に識別二ｒ−ｌを出力する。このとき
、スタチックＲＡＭ　　１及びＥＥＰＲＯＭ　３の夫々
の特定のアドレス信号端子Ａ，には、スイッチ回路５ｂ
，　５ｃｌが開路動作していることにより高電圧が与え
られず、スタチックＲＡＭ　］及びＥＥＩ）ＲＯｌ’１
３ばその高電圧から保護される。

次にメモリカード内のｌ’！ＥＰＩＩＯＭ　３のデータ
を一括消去する場合は、アドレスデコーダ４がチップ選
択信号線１７ｃに信号を出力してＥＩＥＩ”ＲＯ門３が
選択される。それにより、チップ選択信−回線１７ｃば
Ｉ，″゛に、チップ選択信号線１７ａ，　１７ｂばとも
に“Ｉ（”になり、スイッチ回路５ｂ，　５ｄがともに
閉路動作し、スイッチ回路５ａ，　５ｃがともに開路動
作する。それによりアドレスバス１２，データバス１３
，アウトプットイネーブル 号線１５によりＰＲＯＭライタ装置とＥＥＰＩＩＯＭ　
３とのインクーフェイスが可能になる。そしてＥＩＥＰ
ＲＯＭ　３の記１０データを一括消去ずべくアウトプノ
ｌ〜イ承−ブル信号線１４に高電圧を印加すると、ＥＥ
ＰＲＯＭ　３のアウトプット・イネーブル０：１．１ｊ
面に高電圧がｊ５えられて記憶データが−・括消去され
る。このときスイッチ回路５ａ、　５ｃばともに開路動
作しているからＥＰＨ団（又は７１１１０Ｍ）　２及び
スタチックＲＡＭ　　］の］アラ１−ブフトイ不−ブル
端子Ｏには高電圧が印加されず、Ｅ　ＴｌＲＯＭ　　（
又はＴＰＩンＯＭ）２及びスタチックＲＡ門　１を高電
圧から保護することになる。

このようにしてアドレスバスＩ−号ＮＢｉ　１２　ａま
たはアウトプットイネーブル してＥＦＲＯＭ　　（又はＴＰＩＩＯ閃）２の識別クー
１−をあ１５み出す場合、又はＥｌｉＰｌ？ＯＭ３の記
１，σデークを一括消去する場合にそれ以外の十ｍ。化
メモリを高電圧から確実に保護できることになる。した
かって、アウトプットイネーブル 号と、アラＩ・プツトイネーブルのイ言号とを１ｊえる
信号線として共用でき、またアドレスバス１２も同様に
共用できて、インターフェイスのための信号線の本数を
増加せずに済むことになる。

なお、本実施例では、半導体メモリにスタチックＲＡＭ
　Ｌ　ＥＦＲＯＭ　　（又はＴＩ’ｌｌＯＭ）　２及び
ＥＥＰＲＯＭ　３を混在させたがこれに限定するもので
はなく、これらの半導体メモリの種類又は個数に関係な
（同様の効果が得られるのは勿論である。

〔発明の効果〕

以上詳述したように本発明によれば、識別コードの読み
出し又は記１，◇データを一括消去するために半導体メ
モリに印加すべき高電圧の特定の信号を、他の信号を与
える信号線と共用できるごとになり、インターフェイス
のための信号線及びそれに接続される端子数が増加しな
い。したがって、異種の多数の半導体メモリを寸法が限
られたメモリカー１゛に内蔵した場合でも、識別コート
のａみ出し，記４ａデークの一括消去ができるメモリカ
ードを製作できる。また端子数が増加しないことからデ
ータ処理装置の共用化が図れることにもなる等の優れた
効果を奏する。

【図面の簡単な説明】

第１Ｍは本発明に係るメモリカードの回路図、第２図は
従来のメモリカードの回路図である。 １・・・スタチックＲＡＭ　　　２・・ＩＥＰＲＯど　
（又はｒｐ＋＋ｏｎｔ３・ＥＥＰＲＯＭ　　４・・・ア
ドレスデコーダ　５ａ＋　５ｂ．　５Ｃ５ｄ・・・スイ
ッチ回路　６・・・逆流防止ダイオ−Ｉ−７・・・電池
　１０・・・電源入力線　１２・・・アドレスバス１３
・・・データバス　１４・・・アウトプツトイネ−号線
　１５・・・ライトイネーブル信号線　１６・・・チッ
プイネーブル信号線　ＧＴ・・・ゲート なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）異種の半導体メモリを内蔵しており、チップ選択
   信号を与えた半導体メモリに対しデータの書き込み、読
   み出しをするメモリカードにおいて、 前記各半導体メモリに与える特定の信号を 入断する開閉手段を設けており、該開閉手段を前記チッ
   プ選択信号により開閉制御すべく構成してあることを特
   徴とするメモリカード。