JPH022680A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH022680A JPH022680A JP14778288A JP14778288A JPH022680A JP H022680 A JPH022680 A JP H022680A JP 14778288 A JP14778288 A JP 14778288A JP 14778288 A JP14778288 A JP 14778288A JP H022680 A JPH022680 A JP H022680A
- Authority
- JP
- Japan
- Prior art keywords
- dopant
- gate electrode
- semiconductor device
- high concentration
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 10
- 239000007943 implant Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000002513 implantation Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 239000002019 doping agent Substances 0.000 abstract 8
- 238000005468 ion implantation Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
この発明は、半導体装置の製造方法に関する。
［発明の概要］
この発明は、ＭＯＳ型半導体装置の製造方法に関するも
ので、半導体基板表面付近の活性領域にゲート酸化膜を
形成し、さらにゲート電極を形成した後、ゲート電極を
インプラマスクとして不純物イオンを少なくとも２回斜
めインプラすることにより不純物濃度の異なる２種類の
不純物領域を同時にまたマスクを用いずに形成し、工程
の簡略化を行なったものである。
ので、半導体基板表面付近の活性領域にゲート酸化膜を
形成し、さらにゲート電極を形成した後、ゲート電極を
インプラマスクとして不純物イオンを少なくとも２回斜
めインプラすることにより不純物濃度の異なる２種類の
不純物領域を同時にまたマスクを用いずに形成し、工程
の簡略化を行なったものである。
〔従来の技術］
従来のＭＯＳ型半導体装置の製造工程を第２図（ａ）〜
（ｄ）に示す、従来、第２図（ａ）〜（ｄ）に示すよう
に、半導体基板１の表面付近に素子分離用のフィールド
酸化ｌ１１２と活性領域にゲート酸化１１３とゲート電
極４を形成する工程（第２図（ａ））と不純物イオン注
入により低濃度不純物領域７を形成する工程（第２図（
ｂ））とレジスト１１によりインプラマスクを形成し不
純物イオン注入により高濃度不純物領域８を形成する工
程（第２図（Ｃ））と層間絶縁膜９と配線層１０を形成
する工程（第２図（ｄ））とによってＭＯＳ型半導体を
形成している。
（ｄ）に示す、従来、第２図（ａ）〜（ｄ）に示すよう
に、半導体基板１の表面付近に素子分離用のフィールド
酸化ｌ１１２と活性領域にゲート酸化１１３とゲート電
極４を形成する工程（第２図（ａ））と不純物イオン注
入により低濃度不純物領域７を形成する工程（第２図（
ｂ））とレジスト１１によりインプラマスクを形成し不
純物イオン注入により高濃度不純物領域８を形成する工
程（第２図（Ｃ））と層間絶縁膜９と配線層１０を形成
する工程（第２図（ｄ））とによってＭＯＳ型半導体を
形成している。
〔発明が解決しようとする課題１
従来の半導体装置の製造方法では、第２図（Ｃ）の工程
で前記レジストインプラマスクを形成する工程を必要と
するため、マスクずれによる半導体装置の特性の変化や
マスク数の増加によるコスト増加等の問題点を有してい
た。
で前記レジストインプラマスクを形成する工程を必要と
するため、マスクずれによる半導体装置の特性の変化や
マスク数の増加によるコスト増加等の問題点を有してい
た。
［課題を解決するための手段］
以上に述べた課題を解決するために、本発明では、半導
体装置のゲート電極をイオンインプラマスクとして、少
なくとも２方向から不純物イオンを斜めインプラするこ
とにより不純物濃度の異なる２種類の不純物領域を少な
くとも２箇所ずつ形成した。
体装置のゲート電極をイオンインプラマスクとして、少
なくとも２方向から不純物イオンを斜めインプラするこ
とにより不純物濃度の異なる２種類の不純物領域を少な
くとも２箇所ずつ形成した。
［作用］
不純物イオンインプラによる不純物領域形成時に、レジ
ストインプラマスクを用いずに、濃度の異なる不純物領
域を形成できるので、半導体装置の特性の安定化、製造
工程の短縮化が実現できる。
ストインプラマスクを用いずに、濃度の異なる不純物領
域を形成できるので、半導体装置の特性の安定化、製造
工程の短縮化が実現できる。
［実施例］
以下本発明を実施例を用いて説明する。第１図（ａ）〜
（ｅ）はＭＯＳ型半導体装置の一実施例の製造工程を示
したものである。第１図（ａ）に示した工程で、半導体
基板１の表面付近に、フィールド酸化膜２、ゲート酸化
膜３を設けた後、Ｐｏ１ｙシリコン４とフォトレジスト
５を形成する。ここで、フォトレジスト５を用いず（こ
、Ｐｏ１ｙシリコン４を厚く形成する方法もある８次に
、第１図（ｂ）に示した工程で、不純物イオンインプラ
を斜めの方向から行ない、低濃度不純物領域７と高濃度
不純物領域６を形成する。ここで、低濃度不純物領域７
はインプラマスクであるＰｏ１ｙシリコン４の不純物イ
オンインプラの斜めの方向に対して薄い部分を突きぬけ
る不純物イオンによって形成される。
（ｅ）はＭＯＳ型半導体装置の一実施例の製造工程を示
したものである。第１図（ａ）に示した工程で、半導体
基板１の表面付近に、フィールド酸化膜２、ゲート酸化
膜３を設けた後、Ｐｏ１ｙシリコン４とフォトレジスト
５を形成する。ここで、フォトレジスト５を用いず（こ
、Ｐｏ１ｙシリコン４を厚く形成する方法もある８次に
、第１図（ｂ）に示した工程で、不純物イオンインプラ
を斜めの方向から行ない、低濃度不純物領域７と高濃度
不純物領域６を形成する。ここで、低濃度不純物領域７
はインプラマスクであるＰｏ１ｙシリコン４の不純物イ
オンインプラの斜めの方向に対して薄い部分を突きぬけ
る不純物イオンによって形成される。
次に、第１図（Ｃ）に示した工程で、第１図（ｂ）の工
程で示した斜めインプラとは半導体基板１の垂直方向に
対して逆側の斜め方向から不純物イオンインプラを行い
、低濃度不純物領域７と高濃度不純物領域８を形成する
１次に、第１図（ｄ）に示した工程でフォトレジスト５
を除去し、拡散により低濃度不純物領域７を低濃度不純
物拡散領域９に、高濃度不純物領域８を高濃度不純物拡
散領域ｌＯを形成し、第１図（ｅ）に示した工程で、眉
間絶、＄１１１１１１と配線層１２を形成する。この後
は図示しないが、全面に保護膜を形成し完成する。
程で示した斜めインプラとは半導体基板１の垂直方向に
対して逆側の斜め方向から不純物イオンインプラを行い
、低濃度不純物領域７と高濃度不純物領域８を形成する
１次に、第１図（ｄ）に示した工程でフォトレジスト５
を除去し、拡散により低濃度不純物領域７を低濃度不純
物拡散領域９に、高濃度不純物領域８を高濃度不純物拡
散領域ｌＯを形成し、第１図（ｅ）に示した工程で、眉
間絶、＄１１１１１１と配線層１２を形成する。この後
は図示しないが、全面に保護膜を形成し完成する。
この発明は、以上の説明で明らかなように、半導体装置
の製造工程において、ゲート電極を不純物イオンインプ
ラマスクとして、フォトレジストインプラマスクを用い
ずに少なくとも２方向からの斜めインプラを行うことに
より、低濃度不純物領域と高濃度不純物領域を同時に形
成できるという効果を有する。したがって、本発明は、
半導体装置の工程の簡略化、特性の安定化を可能にした
。
の製造工程において、ゲート電極を不純物イオンインプ
ラマスクとして、フォトレジストインプラマスクを用い
ずに少なくとも２方向からの斜めインプラを行うことに
より、低濃度不純物領域と高濃度不純物領域を同時に形
成できるという効果を有する。したがって、本発明は、
半導体装置の工程の簡略化、特性の安定化を可能にした
。
（ｄ）は、従来の半導体装置の製造方法を示す工程順断
面図である。
面図である。
半導体基板
フィールド酸化膜
ゲート酸化膜
ゲート電極
フォトレジスト
低濃度不純物領域
高濃度不純物領域
低濃度不純物拡散領域
高１度不純物拡散領域
層間絶縁膜
配線層
以上
第１図（ａ）〜（ｅ）は、本発明の半導体装置の製造方
法を示す工程順断面図、第２図（ａ）〜出願人 セイコ
ー電子工業株式会社 代理人 弁理士 林 敬 之 助半導１本＆１の
羨造工程”Ｉｔｉ面図 千尋イ本だＪＬＩ７’ｌ製遷ニオ呈ド唄茜面図第１図
法を示す工程順断面図、第２図（ａ）〜出願人 セイコ
ー電子工業株式会社 代理人 弁理士 林 敬 之 助半導１本＆１の
羨造工程”Ｉｔｉ面図 千尋イ本だＪＬＩ７’ｌ製遷ニオ呈ド唄茜面図第１図
Claims (1)
- 半導体基板表面付近に素子分離用のフィールド酸化膜を
形成する工程と、ゲート酸化膜を形成する工程とゲート
電極を形成する工程と、ゲート電極をインプラマスクと
して少なくとも二方向から不純物イオンを斜めインプラ
することにより不純物濃度の異なる２種類の不純物領域
を少なくとも各２箇所ずつ形成する工程とから成る半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14778288A JPH022680A (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14778288A JPH022680A (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022680A true JPH022680A (ja) | 1990-01-08 |
Family
ID=15438069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14778288A Pending JPH022680A (ja) | 1988-06-15 | 1988-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022680A (ja) |
-
1988
- 1988-06-15 JP JP14778288A patent/JPH022680A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
| JP3189872B2 (ja) | 半導体デバイスの三重ウェル形成方法 | |
| EP0417715B1 (en) | Method of manufacturing a semicondcutor device | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| JPH022680A (ja) | 半導体装置の製造方法 | |
| US5851858A (en) | Method for producing a multiplicity of microelectronic circuits on SOI | |
| KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPS63185064A (ja) | 半導体装置の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPH03257846A (ja) | 半導体装置の製造方法 | |
| JPH01307216A (ja) | 半導体装置の製造方法 | |
| JPS63278328A (ja) | 半導体容量素子の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPH021160A (ja) | 半導体装置 | |
| JPH01241158A (ja) | 半導体集積回路の製造方法 | |
| JPH0758213A (ja) | 半導体装置におけるウェルの形成方法 | |
| JPH1167684A (ja) | 半導体装置およびその製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH01123416A (ja) | 半導体装置の製造方法 | |
| JPH02309653A (ja) | 半導体集積回路の製造方法 | |
| JPH05234930A (ja) | 半導体装置の製造方法 | |
| JPH04262571A (ja) | 相補型半導体装置の製造方法 | |
| JPH03256331A (ja) | バイポーラｉｃの製造方法 | |
| JPH04206950A (ja) | 半導体装置の製造方法 | |
| JPS6316654A (ja) | 半導体装置 |