JPH01307216A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01307216A JPH01307216A JP13904588A JP13904588A JPH01307216A JP H01307216 A JPH01307216 A JP H01307216A JP 13904588 A JP13904588 A JP 13904588A JP 13904588 A JP13904588 A JP 13904588A JP H01307216 A JPH01307216 A JP H01307216A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- phosphorus
- boron
- drive
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板の主面に平行なｐｎ接合を有する
半導体装置のイオン注入を利用した製造方法に関する。
半導体装置のイオン注入を利用した製造方法に関する。
基板面に平行なｐｎ接合をイオン注入で形成するには、
例えば第２図ｔａ＋〜（ｄｌに示すように、シリコン基
板４に先ずほう素２をイオン注入しく図ａ）、ついでド
ライブイン拡散をして２層４１を形成しく１ｌｉＵ ｂ
） 、さらにりん３をイオン注入し （図Ｃ）、再びド
ライブイン拡散をして１層４２を２層４１の上部に形成
する （図ｄ）、この結果２層４１と１層４２の間にｐ
ｎ接合が生ずる。
例えば第２図ｔａ＋〜（ｄｌに示すように、シリコン基
板４に先ずほう素２をイオン注入しく図ａ）、ついでド
ライブイン拡散をして２層４１を形成しく１ｌｉＵ ｂ
） 、さらにりん３をイオン注入し （図Ｃ）、再びド
ライブイン拡散をして１層４２を２層４１の上部に形成
する （図ｄ）、この結果２層４１と１層４２の間にｐ
ｎ接合が生ずる。
ところが、このようなｐｎ接合の形成方法では２回のド
ライブイン拡散工程が必要であり、各工程毎の不良発生
のために良品率が低下する。もし１回のドライブイン拡
散でｐｎ接合が形成できれば、良品率が向上し、また工
程数の減少によるコストダウンができる。また局部的に
ｐｎ接合を形成するときには、イオン注入のためのマス
ク形成工程も１回でできるのでコストダウンに対してさ
らに有利になる。
ライブイン拡散工程が必要であり、各工程毎の不良発生
のために良品率が低下する。もし１回のドライブイン拡
散でｐｎ接合が形成できれば、良品率が向上し、また工
程数の減少によるコストダウンができる。また局部的に
ｐｎ接合を形成するときには、イオン注入のためのマス
ク形成工程も１回でできるのでコストダウンに対してさ
らに有利になる。
これに対し、はう素イオンを高い加速電圧で深く注入し
、りんを浅くイオン注入したのちドライブイン拡散を行
ってｐｎ接合する方法が考えられる。しかし、はう素を
深くイオン注入するために加速電圧を高くすると半導体
結晶に欠陥が起こりやすいという問題がある。
、りんを浅くイオン注入したのちドライブイン拡散を行
ってｐｎ接合する方法が考えられる。しかし、はう素を
深くイオン注入するために加速電圧を高くすると半導体
結晶に欠陥が起こりやすいという問題がある。
本発明の課題は、結晶欠陥を生ずるおそれなしに１回の
ドライブイン拡散で基板主面に平行で表面倒にｎ層を有
するｐｎ接合を形成する半導体装置の製造方法を提供す
ることにある。
ドライブイン拡散で基板主面に平行で表面倒にｎ層を有
するｐｎ接合を形成する半導体装置の製造方法を提供す
ることにある。
上記の課題の解決のために、本発明の方法は半導体基板
の−１面側からほう素およびりんをそれぞれイオン注入
したのち、１０５０℃未満の温度の酸素雰囲気下での１
回のドライブイン拡散により基板の前記主面側にｎ層を
有するｐｎ接合を形成するものとする。
の−１面側からほう素およびりんをそれぞれイオン注入
したのち、１０５０℃未満の温度の酸素雰囲気下での１
回のドライブイン拡散により基板の前記主面側にｎ層を
有するｐｎ接合を形成するものとする。
第３図は、酸素雰囲気および窒素雰囲気下におけるほう
素とりんの拡散係数りの温度依存性を示す、実線は酸素
雰囲気下で３１がほう素、３２がりんの拡散係数、点線
は窒素雰囲気下で３３がほう素、３４がりんの拡散係数
である０図かられかるように、窒素雰囲気下では差はほ
とんど見られないが、酸素雰囲気下では１０５０℃より
低い温度でほう素はりんより拡散係数が大きくなる。そ
こで、はう素とりんを重複してイオン注入すれば、ドラ
イブインの際、はう素の拡散深くよりりんの拡散が浅く
なり、表面側にｎ層が存在するｐｎ接合が表面に平行に
形成される。
素とりんの拡散係数りの温度依存性を示す、実線は酸素
雰囲気下で３１がほう素、３２がりんの拡散係数、点線
は窒素雰囲気下で３３がほう素、３４がりんの拡散係数
である０図かられかるように、窒素雰囲気下では差はほ
とんど見られないが、酸素雰囲気下では１０５０℃より
低い温度でほう素はりんより拡散係数が大きくなる。そ
こで、はう素とりんを重複してイオン注入すれば、ドラ
イブインの際、はう素の拡散深くよりりんの拡散が浅く
なり、表面側にｎ層が存在するｐｎ接合が表面に平行に
形成される。
（実施例）
第１図（ａ）、（ｂ）は本発明の一実施例のｎｐｎ）ラ
ンジスタの製造工程の一部を示し、ｎ形シリコン基板１
に同一加速電圧でほう素２とりん３とをそれぞれイオン
注入しく図ａ）、つづいて１０５０℃より低い温度で酸
素雰囲気下でドライブイン拡散を同時に行う、これによ
りｐベース層１１．ｎエミツタ層１２が生ずる （図ｂ
）、なお、ドライブイン拡散の雰囲気は１００％酸素で
な（てもよい。
ンジスタの製造工程の一部を示し、ｎ形シリコン基板１
に同一加速電圧でほう素２とりん３とをそれぞれイオン
注入しく図ａ）、つづいて１０５０℃より低い温度で酸
素雰囲気下でドライブイン拡散を同時に行う、これによ
りｐベース層１１．ｎエミツタ層１２が生ずる （図ｂ
）、なお、ドライブイン拡散の雰囲気は１００％酸素で
な（てもよい。
第４図（ａ）、（ｂｌはｎｐｎ）ランジスタの製造工程
の別の実施例を示し、第１図の場合よりほう素のイオン
注入時の加速電圧をりんのそれより高くして同時に前記
の条件でドライブイン拡散した場合である。これにより
９層１１の幅を広くすることができる。もちろん、はう
素イオン注入のための加速電圧は基板１に欠陥が生ずる
ほど高くする必要はない。
の別の実施例を示し、第１図の場合よりほう素のイオン
注入時の加速電圧をりんのそれより高くして同時に前記
の条件でドライブイン拡散した場合である。これにより
９層１１の幅を広くすることができる。もちろん、はう
素イオン注入のための加速電圧は基板１に欠陥が生ずる
ほど高くする必要はない。
第５図１８）、（ｂ）は同一基板にバイポーラトランジ
スタとＭＯＳ）ランジスタを作成した実施例を示し、ｎ
形シリコン基板ｌにほう素をりんより広い面積にイオン
注入し、ドライブイン拡散により第１図あるいは第４図
と同様にｎ形基板１．９層１１゜ｎ層１２よりなるｎｐ
ｎ）ランジスタ基板の一部分に作成した。その際他の部
分にほう素のみをイオン注入してｐ７１１１を作成する
。このあと、表面にレジスト膜５のパターンを形成し、
再びりん３のイオン注入を行う （図ａ）ｅ次いでドラ
イブイン拡散を行い、表面に酸化膜６を形成し、ゲート
電極７を設けることにより、ｎエミツタ層１２にｎ０コ
ンタクト層１３を有するｎｐｎ）ランジスタ１０と、ｐ
ベース層１１内にｎ０ソース／ドレイン領域１３を存し
、表面上に酸化膜６を介してゲート電極を備えたｎチャ
ネルＭＯ３）ランジスタ２０が２回のドライブイン拡散
工程で作成できる （図ｂ）。
スタとＭＯＳ）ランジスタを作成した実施例を示し、ｎ
形シリコン基板ｌにほう素をりんより広い面積にイオン
注入し、ドライブイン拡散により第１図あるいは第４図
と同様にｎ形基板１．９層１１゜ｎ層１２よりなるｎｐ
ｎ）ランジスタ基板の一部分に作成した。その際他の部
分にほう素のみをイオン注入してｐ７１１１を作成する
。このあと、表面にレジスト膜５のパターンを形成し、
再びりん３のイオン注入を行う （図ａ）ｅ次いでドラ
イブイン拡散を行い、表面に酸化膜６を形成し、ゲート
電極７を設けることにより、ｎエミツタ層１２にｎ０コ
ンタクト層１３を有するｎｐｎ）ランジスタ１０と、ｐ
ベース層１１内にｎ０ソース／ドレイン領域１３を存し
、表面上に酸化膜６を介してゲート電極を備えたｎチャ
ネルＭＯ３）ランジスタ２０が２回のドライブイン拡散
工程で作成できる （図ｂ）。
本発明によれば、１０５０℃未満の酸素雰囲気下ではほ
う素の拡散係数かりんのそれより大きいことを利用し、
１回のドライブイン拡散によりほう素の拡散によるｐ層
をりんの拡散によるｎ層の下に形成してｐｎ接合を得る
ことができ、ドライブイン拡散の繰り返しによる不良の
発生が抑制され、コストダウンが可能になった。
う素の拡散係数かりんのそれより大きいことを利用し、
１回のドライブイン拡散によりほう素の拡散によるｐ層
をりんの拡散によるｎ層の下に形成してｐｎ接合を得る
ことができ、ドライブイン拡散の繰り返しによる不良の
発生が抑制され、コストダウンが可能になった。
第１図（ａｌ、（ｂ）は本発明の一実施例のｎｐｎ）ラ
ンジスタの製造工程の一部を順次示す断面図、第２図（
ａｌ〜（ｄ）は従来のｐｎ接合形成工程を示す断面図、
第３図はほう素、りんの拡散係数と温度との関係線図、
第４図（ａ）、（ｂ）は本発明の別の実施例のｎｐｎ）
ランジスタの製造工程の一部を順次示す断面図、第５図
は本発明のさらに別の実施例のバイポーラおよびＭＯＳ
）ランジスタの製造工程の一部を順次示す断面図であ
る。 ｌ：ｎ形シリコン基板、１１：ｐ層、１２：ｎ層、（ａ
） （ｂ）第１図 へ４ へ４ 〜４ 〜４ （Ｃ） （ｄ）
ンジスタの製造工程の一部を順次示す断面図、第２図（
ａｌ〜（ｄ）は従来のｐｎ接合形成工程を示す断面図、
第３図はほう素、りんの拡散係数と温度との関係線図、
第４図（ａ）、（ｂ）は本発明の別の実施例のｎｐｎ）
ランジスタの製造工程の一部を順次示す断面図、第５図
は本発明のさらに別の実施例のバイポーラおよびＭＯＳ
）ランジスタの製造工程の一部を順次示す断面図であ
る。 ｌ：ｎ形シリコン基板、１１：ｐ層、１２：ｎ層、（ａ
） （ｂ）第１図 へ４ へ４ 〜４ 〜４ （Ｃ） （ｄ）
Claims (1)
- （１）半導体基板の一主面側からほう素およびりんをそ
れぞれイオン注入したのち、１０５０℃未満の温度の酸
素雰囲気下での１回のドライブイン拡散により基板の前
記主面側にｎ層を有するｐｎ接合を形成することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139045A JPH0656836B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139045A JPH0656836B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01307216A true JPH01307216A (ja) | 1989-12-12 |
| JPH0656836B2 JPH0656836B2 (ja) | 1994-07-27 |
Family
ID=15236178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63139045A Expired - Fee Related JPH0656836B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656836B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219221A (ja) * | 1989-02-20 | 1990-08-31 | Rohm Co Ltd | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52169176U (ja) * | 1972-02-22 | 1977-12-22 | ||
| JPH0426010U (ja) * | 1990-04-16 | 1992-03-02 | ||
| JPH0513513U (ja) * | 1991-08-05 | 1993-02-23 | 日本ケンブリツジ・フイルター株式会社 | フイルター |
-
1988
- 1988-06-06 JP JP63139045A patent/JPH0656836B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52169176U (ja) * | 1972-02-22 | 1977-12-22 | ||
| JPH0426010U (ja) * | 1990-04-16 | 1992-03-02 | ||
| JPH0513513U (ja) * | 1991-08-05 | 1993-02-23 | 日本ケンブリツジ・フイルター株式会社 | フイルター |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219221A (ja) * | 1989-02-20 | 1990-08-31 | Rohm Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0656836B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01307216A (ja) | 半導体装置の製造方法 | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| KR100309641B1 (ko) | 바이시모스메모리셀제조방법 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH03222357A (ja) | 半導体装置及びその製造方法 | |
| JP2828264B2 (ja) | 半導体装置の製造方法 | |
| KR100264210B1 (ko) | 반도체장치의 활성영역 분리방법 | |
| JPS63122161A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60180138A (ja) | 半導体装置 | |
| JPH03257846A (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPH022680A (ja) | 半導体装置の製造方法 | |
| JPH0376154A (ja) | 半導体装置の製造方法 | |
| JPH03180029A (ja) | 半導体装置の製造方法 | |
| JPS61234065A (ja) | 半導体装置の製造方法 | |
| JPH01109738A (ja) | 半導体装置の製造方法 | |
| JPH03165522A (ja) | 半導体装置 | |
| JPH0428263A (ja) | 半導体装置の製造方法 | |
| JPS599967A (ja) | 半導体装置の製造方法 | |
| JPH05234930A (ja) | 半導体装置の製造方法 | |
| JPH03194963A (ja) | 半導体装置の製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |