JPH02268337A - 計算機 - Google Patents

計算機

Info

Publication number
JPH02268337A
JPH02268337A JP1090049A JP9004989A JPH02268337A JP H02268337 A JPH02268337 A JP H02268337A JP 1090049 A JP1090049 A JP 1090049A JP 9004989 A JP9004989 A JP 9004989A JP H02268337 A JPH02268337 A JP H02268337A
Authority
JP
Japan
Prior art keywords
microprogram
address
instruction
storage unit
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1090049A
Other languages
English (en)
Inventor
Masaji Soma
相馬 正次
Shinichi Kato
新一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1090049A priority Critical patent/JPH02268337A/ja
Publication of JPH02268337A publication Critical patent/JPH02268337A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この考案は、マイクロプログラムの処理シーケンスの異
常状態を表示出来る計算機に関するものでろる。
〔従来の技術〕
第3図は、従来の計算機の構成を示すものである。図に
おいて、(1)は所定の命令を実行する上で必要なマイ
クロプログラムが収納されている固定記憶装置(Rea
d 0nly Memory以下ROMと称す)である
マイクロROM部、(2)はマイクロプログラムの内容
を把握し、演算する機能を有している中央演算処理部、
(3)は実行すべき命令の開始アドレスが収納されてい
るマツプROM部、(4)は中央演算処理部(2)の演
算結果を採用するか、マツプROM部(3)の開始アド
レスを選択するか決定するセレクタである。
次に動作について、マイクロプログラムの処理動作を示
す第4図のフローチャートを参照して説明する。
このような構成において、所定の命令を実行する上で、
マイクロプログラムの開始アドレスが収納されているマ
ツプROM +21は、ステップ(8)で新たな命令か
、又は命令待ちかを判断し、新たな命令ならば、その命
令の開始アドレスをステップ(9)で出力し、セレクタ
(4)を通じてマイクロROM +11に対する実用ア
ドレスとなる。、(ステップ(IG)。そのマイクロR
OM +1+の出力(ステップl1l))は、中央演算
処理部(2)へ送られる。中央演算処理部(2)は、ス
テップα2Q31で次の実行アドレスを演算し、セレク
タ(3)を通じてマイクロROM +11の実行アドレ
スのマイクロROM il+の内容がステップflll
で出力される一方1次のアドレス計算の几め、実行アド
レスは。
中央演算処理部(2)に転送される。この実行アドレス
のマイクロROMIIIO内容が、命令の終了であれば
、マイクロROM Il+は、命令終了信号を出力し。
命令の終了でなければ、マイクロROM II+は、中
央演算処理部(2)で計算した次の実行アドレスを実施
するためステップ11υへL6゜ ステップ傾による命令終了信号の発生にて、所定のマイ
クロプログラム処理シーケンスを終了し。
υ期のステップであるステップ(8)にもどるが、もし
ステップ(8)の判定が命令待ちの場合、ステップ(I
9にて命令待ちのマイクロプログラムの処理シーケンス
を実施する。以下上記マイクロ処理と同様に実施する。
〔発明が解決しようとする課題〕
従来のマイクロプログラムの計算機は1以上のように構
成されているので異常な実行アドレスによるマイクロプ
ログラムの処理シーケンスを実行した場合、マイクロプ
ログラムの処理シーケンスが異常であるにもかかわらず
異常を感知できないなどの課題があった。
この考案は、上記のような課題を解消するためなされた
もので、 r9T定の設定した終了アドレスで命令終了
信号が出力されなければマイクロプログラムの処理シー
ケンスの異常を表示することができる計算機t−得るこ
とを目的とする。
〔課題を解決するための手段〕
この考案に係るマイクロプログラムの計算機は。
所定の命令を実施する上での終了アドレス設定されたレ
ジスタと実行終了レジスタ測定しているレジスタと各々
のレジスタ値を比較する比較器9表示器とを設け、マイ
クロプログラムの処理シーケンスが所定の設定終了アド
レス以外でやった場合。
比較器が比較異常の信号を出力して表示器に異常を表示
することによりマイクロプログラムの処理シーケンスの
異常を把握できるようにしたものでろる。
〔作用〕
この考案におけるマイクロプログラムの#を算機は、所
定の設定終了アドレスを示すレジスタと実行終了アドレ
スを示すレジスタにおいて、その各々のレジスタの値が
等しくマイクロプログラムの処理が終了し、長了命令侶
号が出力されれば9次のマイクロプログラムの処理ステ
ップを監視する。
もし所定の設定終了アドレスと測定終了アドレスが等し
くマイクロプログラムの処理が終了しなければ、比較器
より表示器に対してマイクロプログラム処理異常を表示
する。
〔実施例〕
以下、この考案の一実施例を図について説明する。
第1図において、(11〜(4)は上記従来技術と同様
である。
(5a) ij 、 1つの命令に対してマイクロプロ
グラムの実施終了アドレスが設定しであるレジスタ。
(5b)は、実際の処理終了アドレスを測定し几レジス
タ、(6)は、マイクロプログラムの処理がレジスタ(
5a)と(5b)の各々の値が等しぐ終了しなかつ次こ
とを意味する異常信号を出力するための比較器、(7)
は、マイクロ処理シーケンスの異常を示す表示器である
次に、この考案におけるマイクロプログラムの処理シー
ケンスを示す第2@のフローチャートを参照して説明す
る。
所定の命令ヲ夫行する上で、マイクロプログラムの開始
アドレスが収納されているマツプROM +21は。
ステップ(8)で新たな命令か、又は命令待ちかを判断
し、新たな命令ならば、その命令の開始アドレスをステ
ップ(9)で出力し、セレクタ(41f Qlじてマイ
クロROM II+に対する実行アドレスとなる(ステ
ップH)。そのマイクロROM il+の出力は、ステ
ップσυで中央演算処理部(2)へ送られる。中央演算
処理部(2)は、ステップt12 Q3で次の実行アド
レスを演算し、セレクタ(3)ヲ通じてマイクロROM
 il+の実行アドレスとなる。このアドレスのマイク
ロROM il+の内容がステップα4で出力される一
方1次のアドレスit 其のため、実行アドレスは、中
央演算処理部(2)に転送される。この実行アドレスの
マイクロROM Il+の内容が、命令の終了であれば
、マイクロROM il+は、命令終了信号を出力し、
命令の終了でなけれは、マイクロROM Il+は、中
央演算処理部(2)で計算した次の実行アドレスを実施
するためステップαVへ戻る。
ステップf15による命令終了信号の発生にて、所定の
マイクロプログラム処理シーケンスを終了し。
初期のステップであるスナップ(8)にもどる。ただし
この考案により直接ステップ(8)へもどらず、ステッ
プ(l!9の実行アドレスをレジスタ(5b)に収納し
、ステップαηで設定終了アドレスであるレジスタ(5
a)の値と等しいか判定し、もし設定終了アドレス以外
のマイクロプログラム処理ステップであった場合、比較
器(6)は、処理シーケンス異常信号を発生し、ステッ
プα■で表示器(7)に対し異常表示する。もし、処理
シーケンスの測定終了アドレスが、設定終了アドレスと
等しければ、ステップ(8)へ戻り、今までと同様に次
のマイクロプログラムを引き続き処理する。
なお、上記実施例ではマイクロプログラムの計算機につ
いて説明したが、マイクロプログラムの制御器材で必れ
は、上記実施例と同等の効果を奏でる。
〔発明の効果〕
以上のように、この考案に係るマイクロプログラムの計
amでは、マイクロプログラムの終了アドレスを監視す
ることによって、マイクロプログラムの処理シーケンス
に異常を有した時、その状態を把握することが出来る効
果がめる。
【図面の簡単な説明】
第1図はこの考案の一実施例による#1算機を示す構成
図、第2図は、この考案の計算機におけるマイクロプロ
グラムの処理シーケンスのフローチャート、第3図は、
従来の計算機の構成図、第4図は、従来の計算機におけ
るマイクロプログラムの処理シーケンスのフローチャー
トである。 図において11)は、マイクロROM部、(2)は、中
央演算処理部、(3)は、マツプROM部、(4)は、
セレクタ、 (5a)〜(5b)は、レジスタ、(6)
は、ドライバ、(7)は9表示器でめる。 なお図中、同一あるいは相当部分には同一符号を付して
示してるる。

Claims (1)

    【特許請求の範囲】
  1. 所定の命令を実行し、演算処理能力を持つた中央演算処
    理部と、上記中央演算処理部に対して処理シーケンスを
    記載したマイクロ固定記憶装置部と、上記マイクロ固定
    記憶装置部に対して、その処理すべきマイクロプログラ
    ムの開始アドレスが収納されているマップ固定記憶装置
    部と、上記中央演算処理部の演算結果かまたは上記マッ
    プ固定記憶装置部の出力した開始アドレスかを選択する
    セレクタとを備えた計算機において、ある所定の命令を
    実行する上での実行終了アドレスを設定出来るレジスタ
    と、実行終了アドレスを測定出来るレジスタと、マイク
    ロプログラムの処理シーケンスが上記設定終了アドレス
    と上記測定終了アドレスを比較し、両者が等しくないと
    きマイクロプログラムの処理異常信号を出力する比較器
    及びこの比較器の出力を表示する表示器とを具備したこ
    とを特徴とする計算機。
JP1090049A 1989-04-10 1989-04-10 計算機 Pending JPH02268337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1090049A JPH02268337A (ja) 1989-04-10 1989-04-10 計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1090049A JPH02268337A (ja) 1989-04-10 1989-04-10 計算機

Publications (1)

Publication Number Publication Date
JPH02268337A true JPH02268337A (ja) 1990-11-02

Family

ID=13987758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1090049A Pending JPH02268337A (ja) 1989-04-10 1989-04-10 計算機

Country Status (1)

Country Link
JP (1) JPH02268337A (ja)

Similar Documents

Publication Publication Date Title
US4176394A (en) Apparatus for maintaining a history of the most recently executed instructions in a digital computer
JP3188862B2 (ja) 消費電力解析方法及び装置
US6205414B1 (en) Methodology for emulation of multi-threaded processes in a single-threaded operating system
KR860003552A (ko) 마이크로 프로그램 가능 시스템
US4028670A (en) Fetch instruction for operand address calculation
US20120166887A1 (en) Monitoring multiple data transfers
JPH02268337A (ja) 計算機
JPH0916409A (ja) マイクロコンピュータ
JPH0916220A (ja) 入出力表示装置
JPS59208661A (ja) 計算機の負荷測定方法
EP4586072A1 (en) Method of associating calibration signals with panel controls, computer readable storage medium and electronic device
JPH0267594A (ja) 表示制御方式
JPH04264220A (ja) 電子天びん
JPS6029403B2 (ja) 時限回路の制御方式
KR970002406B1 (ko) 컴퓨터시스템의 감시장치
JPH0475147A (ja) 情報処理システムにおける時間監視装置
JPS6232509B2 (ja)
JPH06266630A (ja) トレース機能付き入出力制御装置
JPH04222019A (ja) 記憶装置
JPH03163635A (ja) コンピュータ動作状態表示装置
JPS58201104A (ja) デ−タ処理装置
JPH0620068A (ja) シングルチップマイクロコンピュータ
JPS6217250B2 (ja)
JPS61231633A (ja) マイクロプロセツサ
JPS5999506A (ja) シ−ケンサの演算方式