JPS6029403B2 - 時限回路の制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、マイクロコンピュータ等を用いた制御回路に
係り、特に時限要素をもつ処理を行なう時限回路の制御
方式に関する。

時限要素をもつ処理というものは、例えば機品の保護を
行なう場合に必らずしも瞬時に処理を行なわずに、異常
信号をマイクロコンピュータが検出してから、ある一定
の時間（何ミリ秒、何秒、何分等）異常が継続した場合
に、処理を開始し保護動作をかける等の要素を持つもの
を言う。

第１図は、従来例を示すブロック図である。まず、この
第１図について説明する。１のマイクロプロセッサ（以
下、単に 「ＭＰＵ」と記す）、２のプログラムを格納するりード
・オンリ・メモリ（以下、単に「ＲＯＭ」と記す）、そ
して３のデータを一時的に格納すランダム・アクセス・
メモリ（以下、単に「ＲＡＭ」と記す）、及び４，５，
６のタイマ、７の入出力回路がバスライン２０で接続さ
れ、４，５，６のタイマ出力とＭＰＵＩの３つの割込端
子イ，ロ，ハとがそれぞれ接続されている。

では、第１図の動作を述べる。

ＭＰＵＩはＲＯＭ２に書き込まれているプログラムを実
行していく。

８，９，１０は被監視装置の状態を検出する検出器を示
すもので、入出力回路７を介しておのおの監視を行なう
。

いま、検出器８あるいはＭ円ＵＩの判断により、時限要
素をもつ処理を必要とする異常を検出した場合、タイマ
４に所定の時間をセットする。

ここで、所定時間内において再び時限要素をもつ処理を
必要とする他の異常・・・・・・これは例えば、検出器
９で検出する・・・・・・を検出した場合、未使用のタ
イマ５に所定の時間をセットすることになる。これらの
異常が所定時間継続した場合、機器の保護をかけること
になり、これはタイマの出力すなわちタイマにセットし
た所定時間後の出力によりＭＰＵＩに割込処理を要求し
、入出力回路７を介して制御対象１１，１２，１３等に
保護処理を行なう。しかして、第１図は、時限要素を持
つ処理を行なうためにタイマ等が必要となる。

タイマが３個だけであるが、処理の数が１つ増える度に
タイマが１個の割合で必要となり、しかもＭＰＵＩの割
込入力端子の数には制限があるため、その割込入力端子
数より時限要素を持つ処理はできないこととなる。

また、この時限要素を持つ処理にだけ、ＭＰＵＩの割込
入力端子を使用してしまうと、他の処理に割込が使用で
きないことになり、遠い時間を必要とする処理ができな
くなる。また、時限要素を持つ処理が増える度に、タイ
マ４，５，６のタイマ数が増え、配線も複雑になり、コ
ストが高くなる等の欠点を有している。

本発明は、このような問題を解決するために考えられた
もので、数多くの時限要素を持つ処理をこなせるととも
に、使用する回路素子数を少なくしてコスト低減が図れ
、しかも、時限要素を持つ処理がＭＰＵＩの割込入力端
子以上に増えても、ＭＰＵＩの割込入力端子を他の処理
にも開放できるため、処理の効率を良くすることのでき
る時限回路の制御方式を提供することを目的とする。以
下、本発明の実施例を図面を参照して説明する。第２図
は、本発明の一実施例のブロック図を表わし、第１図と
同一の符号は同一要素を示し、タイマ４が１個の他は第
１図と同等である。

では、第２図についての動作を説明する。

ＭＰＵＩはＲＯＭ２に書かれているプログラムを実行し
ていくわけであるが、ここでは時限要素を持つ処理の要
求信号を入出力回路７よりＭＰＵＩが検出した場合、Ｒ
ＯＭ２に用意されている種々の時限要素を持つ処理の中
のどの処理を要求しているかをＭＰＵＩは判断すると共
に、その時限要素を持つ処理が開始される時刻までのカ
ウント値を、タイマ４にセットするプログラム（これを
「タイマーセットプログラム」と称する）と、タイマ４
がカウント終了により出力する割込信号ＭＰＵＩは判断
して、割込処理を開始するプログラム（それを「割込サ
ービスプログラム」と称する）を別にＲＯＭ２に用意し
ておく。

ここで、ＭＰＵＩがＲＯＭ２のプログラムの通常のルー
チンを実行しながら、入出力回路７の信号を定期的にチ
ェックを行なっている時に、入出力回路７より時限要素
を持つ処理の要求信号をＭＰＵＩが検出した場合、通常
のルーチンからタイマーセットプログラムへ分岐して、
指定された時限要素を持つ処理プログラムの開始番地と
、前記指定された時限要素を持つ処理プログラムを開始
する時刻までのカウント値を格納しているＲＯＭ２の番
地を判断する。

指定された時限要素を持つ処理プログラム開始番地と、
指定された時限要素を持つ処理プログラムを開始する時
刻までのカウント値を格納しているＲＯＭ２の番地をＭ
ＰＵＩが判断したら、ＭＰＵＩはＲＯＭ２の番地より、
指定された時限要素を持つ処理プログラムの開始番地と
カウント値を読み取り、前者をＲＡＭ３の決められた番
地へ格納し、後者をタイマ４にセットする。

タイマ４のカウンタが終了するとタイマ４の出力からＭ
ＰＵＩに割込信号が入力され、ＭＰＵＩは割込サービス
プログラムを実行する。

割込サービスプログラムが終了するとＭＰＵＩは戻り番
地を、ＲＡＭ３に格納してある指定された時限要素を持
つ処理プログラムの開始番地に設定して、指定された時
限要素を持つ処理プログラムを実行開始する。ここで、
タイマ４がカウント中に入出力回路７より、２番目の時
限要素を持つ処理の要求信号をＭＰＵＩが検出したら、
タイマ４の現在時刻でのカウント値（つまりタイムカウ
ント残り時間でありこれをｔｃと記す）と、２番目の時
限要素を持つ処理が要求してきた時限要素を持つ処理プ
ログラムの開始時刻までのカウント値（すなわち後から
要求の有ったタイムカウント値でありこれをｔＷと記す
）とでｔＷ−ｔｃの減算を実行する。結果が負（ｔＷ＜
ｔｃ）の場合はタイマ４のカウントを中止してｔＷの値
をタイマ４に書き込みカウントを開始する。

減算の結果を反転してＲＡＭ３の決められた番地（以下
、カウント値を格納していくＲＡＭ３の番地を「タイマ
番地」と称する）に格納するとともに、ＲＡＭ３に格納
してある最初の時限要素を持つ処理プログラムの開始番
地（以下、時限要素を持つ処理プログラムの開始番地を
格納していくＲＡＭ３の番地を「ポィンタ」と称する）
と２番目に時限要素を持つ処理を要求してきたもののプ
ログラム開始番地について、後者をポィンタ番地へ前者
をポィンタ番地＋２番地というように優先順位を逆転す
る。結果が正（ｔｗ＞ｔｃ）の場合は、タイマ４のカウ
ントは続行し減算結果をＲＡＭ３のタイマ番地に、２番
目の時限要素を持つ処理プログラムの開始番地をポィン
タ番地＋２番地へ格納して、最初の時限要素を持つ処理
プログラムの次に優先順位を持つようにする。

ここで、タイマ４がカウントを終了してＭＰＵＩへ割込
信号を出力すると、割込サービスプログラムを実行し、
ポィンタ番地に示される時限要素を持つ処理プログラム
の開始番地を割込サービスプログラムからの戻り番地と
してセットし、タイマ番地に格納しているカウント値を
タイマ４にセットし、ポィンタ番地＋２番地に格納され
ている時限要素を持つ処理プログラムの開始番地をポィ
ン夕番地へ移動する操作を行ない、先にセットした戻り
番地すなわち、ポィンタ番地に格納されていた時限要素
を持つ処理プログラムへ分岐し、処理を開始する。

ここで、タイマカウント中に３番目の時限要素を持つ処
理をＭＰＵＩが検出すると、・・・・・・で、カゥンタ
４のカウント中の最初の時限要素を持つ処理プログラム
を処理１，２番目もこ処理要求したきた時限要素を持つ
処理プログラムを処理２とし、以下、処理３，４，５と
名付けていく・・・・・・現在時刻でのタイマ４のカウ
ント値（ｔｃ′と記す）と処理３の開始時刻までのカウ
ント値（ｔＷ′と記す）を比較するため、ｔｗ′−ｔｃ
′の減算を実行し、結果が正（ｔＷ′＞ｔｃ′）の場合
はタイマ４のカウントは続行し、ポィンタ番地の内容の
変更は行なわない。

そして、減算結果をｔｗ，としタイマ番地に格納されて
いる時限要素を持つ処理プログラムの開始時刻までのカ
ウント値（ｔｗ２と記す）とで、ｔＷ・一ｔＷ２ を実
行する。

結果が正（ｔｗ，＞ｔｗ２）であれば、タイマ番地＋２
番地に、ｔｗ，一ｔｗ２の減算結果を格納し、それから
ポィンタ第地＋４番地に処理３の開始番地を格納する。

結果が負（ｔｗ．＜ｔｗ２）であれば、タイマ番地に格
納されている時限要素を持つ処該プログラムの開始時刻
までのカウント値（ｔｗ２）をタイマ番地＋２番地へ格
納する。同じく、ポィンタ番地＋２番地に示される開始
番地を退避させ、ポィンタ番地＋４番地に退避した内容
を格納し、ポィソタ番地＋２番地に処理３の開始番地を
格納する。

ここでｔＷ′−ｔｃ′が負の場合はタイマ４のカウント
を中止して、ｔｗ′の値をタイマ４に書き込み、カウン
トを再開する。それに伴いポインタ番地に処理３の開始
番地を格納し、今までポィン夕番地に格納されていた時
限要素を持つ処理プログラムの開始番地を、ポィンタ番
地十２番地へ格納する。ポィンタ番地＋２番地に格納さ
れていた時限要素を持つ処理プログラムの開始番地を、
ポインタ番地＋４番地へ格納し、優先順位の移行を実行
する。そしてタイマ番地にｔｗ′−ｔｃ′の減算結果を
反転して格納し、タイマ番地に格納されていたカウント
値をタイマ番地＋２番地へ移動する。再びここでＭＰＵ
Ｉがタイマ４の出力による割込を検出したら、前述して
来たように割込サービスプログラムではＲＡＭ３のポィ
ンタ番地に格納してある時限要素を持つ処理プログラム
の開始番地を戻り番地にセットし、ポィンタ番地＋２番
地の時限要素を持っ処理プログラムの開始番地をポィン
タ番地へ、同様にポィンタ番地＋４番地の内容をポィン
タ＋２番地へと移動する。

タイマ番地についても同じくタイマ番地に格納されてい
る時限要素を持つ処理プログラムの開始時刻までのカウ
ント値をタイマ４にセットし、同様にタイマ番地＋２番
地に格納してあるカウント値をタイマ番地にセットする
。

しかして、本発明の基本的な動作を表わすフローチャー
トを第３図に示す。また、第４はｔＷくｔｃの時のタイ
ムチャート、第５図はｔｃ＜ｔｗの時のタイムチャート
である。

なお、ｔＴはタイマカウント設定値、ｔｘは要求の有っ
たタイマカウント値を表わす。以上のような処理を実行
していくことでタイマ４を数個使用して時限要素を持つ
処理を多重にこなしていくことと同等の操作を実行でき
、時限要素を持つ処理が処理４，５，６・・・・・・と
増えても、同様に繰り返して処理していくことで解決さ
れる。

このような処理を実行することによって、時限要素を持
つ処理の要求信号が増しても、ＲＡＭ３及びＲＯＭ２の
メモリ容量の許す範囲で処理することが可能となるうえ
、この方式に要するタイマは僅か１個で済み、ＭＰＵ１
の割込入力端子も１つ使用するだけで、他の割込処理と
の併用が可能となる。

なお、この説明では分り易いように、１ワード構成が８
ビットでデータが１ワード、番地が２ワード構成で使用
されるものを例に示したが、ワード構成の異なるもので
も、本発明を適用できるのは明らかである。

また、前述の説明ではマイクロプロセッサが割込入力端
子を有しているものを例示したが、必ずしもこれに限定
されるものではなく、割込入力端子を持たないマイクロ
プロセッサでも使用でき、この場合にはタイマの出力信
号を普通のデータ入力端子に入力し、常時、メインプロ
グラムでこの入力を監視するようにすれば、割込入力端
子を持つマイクロプロセッサと同機の効果が得られるも
のである。

以上、詳述したように、本発明によれば、ある時間後に
処理を行なう時限要素を持つ処理を実行する場合、その
処理の優先順位を判断し、タイマカウント値を決定する
プログラムと、その処理への分岐及び優先順位の決定を
司どろプログラムを用意するだけで、タイマ１個と割込
入力端子１本でメモリの許す範囲の時限処理をこなし、
しかも回路素子数の少ない時限回路の制御方式が得られ
る。

【図面の簡単な説明】

第１図は従来例を表わす回路のブロック図、第２図は本
発明の一実施例を示す回路のブロック図、第３図はその
基本的な動作を表わすフローチャート、第４図はｔＷ＜
ｔｃの時のタイムチャート、第５図はｔｃ＜ｔＷの時の
タイムチャートである。 １．・・マイクロプロセッサ（ＭＰＵ）、２…リードオ
ンリメモリ（ＲＯＭ）、３・・・ランダム・アクセス・
メモリ（ＲＡＭ）、４，５，６・・・タイマ、７…入出
力回路、８，９，１０…検出器、１１，１２，１３・・
・制御対象、２０・・・バスラィン。 溝↑図第２図 精３図 第４図 図 山 船

Claims (1)

【特許請求の範囲】
1. １ マイクロプロセツサのような演算、判断、処理機能
   を有する素子を用いた制御回路において、時限要素をも
   つ処理要求に対してタイマに予め定まつた時間をセツト
   してタイマを動作させ、タイマ動作中にまた他の時限要
   素を持つ処理要求が来た場合に、タイマのセツトした時
   間と新たに処理要求のあつたタイマの設定すべき時間と
   を比較し、優先順位を判断して優先度の高い時間をタイ
   マに再びセツトすると共に、前記比較した優先度の低い
   時間を一時記憶し、刻々時限要素を持つた処理要求、処
   理要求解除の度に同様の判断のもとに優先度の高い時間
   をタイマにセツトすることを特徴とする時限回路の制御
   方式。