JPS5920043A - 複写機等のデイジタル制御回路 - Google Patents
複写機等のデイジタル制御回路Info
- Publication number
- JPS5920043A JPS5920043A JP12855882A JP12855882A JPS5920043A JP S5920043 A JPS5920043 A JP S5920043A JP 12855882 A JP12855882 A JP 12855882A JP 12855882 A JP12855882 A JP 12855882A JP S5920043 A JPS5920043 A JP S5920043A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- converter
- digital control
- control circuits
- copying machines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータ、Ａ／ｆ）又はＤ／Ａ
変換器を有する複写機等のディジタル制御回路に関する
。
変換器を有する複写機等のディジタル制御回路に関する
。
近年、マイクロコンピュータが安価に大量に生産され、
複写機等においても、感光体の電位制御等各種の制御装
置にん巾変換器やＤ／Ａ変換器と組み合わせて応用され
つつある。
複写機等においても、感光体の電位制御等各種の制御装
置にん巾変換器やＤ／Ａ変換器と組み合わせて応用され
つつある。
例えばマイクロコンピュータの出力データなアられろ。
Ｄ／Ａ変換器の一例として、内部に所定ビット長バイナ
リ−カウンタを有し、クロックによるカウント値とＤ／
Ａ変換器への入力データとを比較し、一致検出パルスを
出力するものがある。すなわち入力データに応じて出力
・くルス幅を変え、該パルスを外部で積分することでＤ
／Ａ変換を実行する。バイナリ−カウンタ一致回路を複
数個設けることで多出力のＤ／Ａ変換器を１チツプで構
成すと ることができる。これを例鈍皐げて説明する。
リ−カウンタを有し、クロックによるカウント値とＤ／
Ａ変換器への入力データとを比較し、一致検出パルスを
出力するものがある。すなわち入力データに応じて出力
・くルス幅を変え、該パルスを外部で積分することでＤ
／Ａ変換を実行する。バイナリ−カウンタ一致回路を複
数個設けることで多出力のＤ／Ａ変換器を１チツプで構
成すと ることができる。これを例鈍皐げて説明する。
第１図に示すように、上述の如く変換処理をすべく、Ｄ
／Ａ変換器４は水晶振動もしくはＬＣ等を用いた自励発
振クロックを必要とし、制御用マイクロコンピュータ２
も又基本クロックにより動作してプログラム処理すべく
、４と同じく水晶振動子等による自励発振が用いられて
いた。
／Ａ変換器４は水晶振動もしくはＬＣ等を用いた自励発
振クロックを必要とし、制御用マイクロコンピュータ２
も又基本クロックにより動作してプログラム処理すべく
、４と同じく水晶振動子等による自励発振が用いられて
いた。
このように、マイクロコンピュータやクロックカウント
式多出力Ｄ／Ａ変換器などを用℃・て、ランプ、ヒータ
、高圧コロナ、モータ等の被制御手段を制御する制御シ
ステムを構成する場合、前述の如く別々の自励発振によ
る構成では、発振回路を構成する部品点数、スペースを
約２倍要し、システムのクロック周波数が２種類となる
ため、ノイズ成分として雑多な周波数成分の混入する可
能性が大きいという欠点があった。
式多出力Ｄ／Ａ変換器などを用℃・て、ランプ、ヒータ
、高圧コロナ、モータ等の被制御手段を制御する制御シ
ステムを構成する場合、前述の如く別々の自励発振によ
る構成では、発振回路を構成する部品点数、スペースを
約２倍要し、システムのクロック周波数が２種類となる
ため、ノイズ成分として雑多な周波数成分の混入する可
能性が大きいという欠点があった。
本発明の目的は、前述の従来例にみられる欠点を除去し
、システムクロックを一つに統一し回路構成の簡素化、
信頼性の向上を計ったディジタル制御回路を提供するこ
とにある。
、システムクロックを一つに統一し回路構成の簡素化、
信頼性の向上を計ったディジタル制御回路を提供するこ
とにある。
以下、この発明の実施例について図面を参照拠して説明
する。
する。
第２図は１）／Ａ変換器とマイクロコンピュータのクロ
ックを共通圧した場合において、ｆｏｓｃ＋を制御用マ
イクロコンピュータ２用のクロック周波数、ｆｏｓｃｚ
ｍル伍変換器４用のクロツタ周波数とすると、ｆｏｓ
ｃｌ （ｆｏｓｃ＋の場合の実施例である。３は２から
出力されるデータ信号ラインである。４のクロックは５
の水晶振動子と４内のインバータによって構成される発
振回路で発生する。発振周波数ｆｏｓｃ２は上限が１．
５ Ｍ［（ｚである。該クロックは４が内蔵する４分周
回路にて、例えばｆｏｓｃ２＝１．４ＭＨｚのとキ３５
０ＫＪ−（ｚ のパルス６として、２のクロック端子
へ供給される。このクロックに適合するマイクロコンピ
ュータを選定してシステムを構成する。
ックを共通圧した場合において、ｆｏｓｃ＋を制御用マ
イクロコンピュータ２用のクロック周波数、ｆｏｓｃｚ
ｍル伍変換器４用のクロツタ周波数とすると、ｆｏｓ
ｃｌ （ｆｏｓｃ＋の場合の実施例である。３は２から
出力されるデータ信号ラインである。４のクロックは５
の水晶振動子と４内のインバータによって構成される発
振回路で発生する。発振周波数ｆｏｓｃ２は上限が１．
５ Ｍ［（ｚである。該クロックは４が内蔵する４分周
回路にて、例えばｆｏｓｃ２＝１．４ＭＨｚのとキ３５
０ＫＪ−（ｚ のパルス６として、２のクロック端子
へ供給される。このクロックに適合するマイクロコンピ
ュータを選定してシステムを構成する。
次に、第６図にｆｏｓｃｌ ＞ ｆｏｓｃｚの場合の実
施例を示す。この場合、２に内蔵されている分周出力（
例えば６分周）を用いてｆｏｓｃｚの周波数のパルス６
を得て４のクロックとすればよい。例えば、水晶振動子
５′により４ ＭＥ（ｚの発振クロックを得、３分周出
力６′は約１ 、３ ＭＩ−（ｚとなりｆｏｓｃ２ヘノ
クロックとして４へ供給される。前述の如く、本実力布
例に用いる４のｆｏｓｃｚは最大１．５ ＭＩ−１ｚ程
度であるから、この例の１．３１’ｖｉＨｚは妥当な値
と言える。
施例を示す。この場合、２に内蔵されている分周出力（
例えば６分周）を用いてｆｏｓｃｚの周波数のパルス６
を得て４のクロックとすればよい。例えば、水晶振動子
５′により４ ＭＥ（ｚの発振クロックを得、３分周出
力６′は約１ 、３ ＭＩ−（ｚとなりｆｏｓｃ２ヘノ
クロックとして４へ供給される。前述の如く、本実力布
例に用いる４のｆｏｓｃｚは最大１．５ ＭＩ−１ｚ程
度であるから、この例の１．３１’ｖｉＨｚは妥当な値
と言える。
又、Ｎ巾変換器１にクロックパルスを必要とする場合は
このパルス源も同様にしてマイコンのクロックパルス源
と共用することができる。
このパルス源も同様にしてマイコンのクロックパルス源
と共用することができる。
本発明は以上説明した様に、システムとし壬共通りロッ
クを使用し、−万に原発振部を受けもたせ、他方はその
原発振部を利用し得るように構成したので、従来と比べ
て部品点数は約６８％以下に減らすことができる。その
ためコストを下げるコトができ、信頼性の向上もはかれ
ろ。又スペースも少なくて済み、システムクロックが一
種類に統一されて、耐ノイズ性の面で有利になる等の効
果がある。
クを使用し、−万に原発振部を受けもたせ、他方はその
原発振部を利用し得るように構成したので、従来と比べ
て部品点数は約６８％以下に減らすことができる。その
ためコストを下げるコトができ、信頼性の向上もはかれ
ろ。又スペースも少なくて済み、システムクロックが一
種類に統一されて、耐ノイズ性の面で有利になる等の効
果がある。
第１図は、従来のシステムの構成を説明するための図で
ある。第２図は、本発明の一実施例を示す図であり、第
６図は、本発明の別の実施例を示す図である。なお、１
ば〜中質換器、２はマイクロコンピュータ、６はデータ
信号ライン、４（まＤ／Ａ変換器、５およびゴは水晶振
動子、６はマイコン用クロックパルス信号ライン、６′
はＤ／Ａ ｆ 換器用クロックパルス信号ラインである
。
ある。第２図は、本発明の一実施例を示す図であり、第
６図は、本発明の別の実施例を示す図である。なお、１
ば〜中質換器、２はマイクロコンピュータ、６はデータ
信号ライン、４（まＤ／Ａ変換器、５およびゴは水晶振
動子、６はマイコン用クロックパルス信号ライン、６′
はＤ／Ａ ｆ 換器用クロックパルス信号ラインである
。
Claims (1)
- プログラム処理を行うディジタルコンピュータと入力又
は出力処理を行５Ａ／巾又はＤ／Ａ変換手段とを有する
ディジタル制御回路において、上記コンピュータと上記
変換器のクロック源を共通にしたことを特徴とする前記
ディジタル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12855882A JPS5920043A (ja) | 1982-07-23 | 1982-07-23 | 複写機等のデイジタル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12855882A JPS5920043A (ja) | 1982-07-23 | 1982-07-23 | 複写機等のデイジタル制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5920043A true JPS5920043A (ja) | 1984-02-01 |
Family
ID=14987727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12855882A Pending JPS5920043A (ja) | 1982-07-23 | 1982-07-23 | 複写機等のデイジタル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324599A (ja) * | 1989-06-21 | 1991-02-01 | Pioneer Electron Corp | オーディオ信号データ処理装置 |
-
1982
- 1982-07-23 JP JP12855882A patent/JPS5920043A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324599A (ja) * | 1989-06-21 | 1991-02-01 | Pioneer Electron Corp | オーディオ信号データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| US4354124A (en) | Digital phase comparator circuit | |
| JPS63279183A (ja) | 発振器を監視するための集積回路装置および方法 | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JPS6036137B2 (ja) | 分周回路 | |
| US4722070A (en) | Multiple oscillation switching circuit | |
| JPS5920043A (ja) | 複写機等のデイジタル制御回路 | |
| JPS6129577B2 (ja) | ||
| JPH1198007A (ja) | 分周回路 | |
| US6486717B2 (en) | Divider with cycle time correction | |
| KR100194969B1 (ko) | 클록발생회로 및 마이크로컴퓨터 | |
| US6084484A (en) | Programmable precise frequency divider | |
| US5982248A (en) | Integrated circuit replacement operating clock signal generator having a crystal oscillator | |
| US6720809B2 (en) | Frequency converter enabling a non-integer division ratio to be programmed by means of a unique control word | |
| US3760290A (en) | Crystal controlled variable frequency oscillator | |
| US6504880B1 (en) | ASK modulation circuit | |
| JPS6145352A (ja) | 半導体集積回路装置 | |
| JPH05227052A (ja) | シンセサイザ受信機 | |
| JPH10289032A (ja) | 半導体集積回路のクロック回路 | |
| JPH0222716A (ja) | クロック制御回路 | |
| JPH02214329A (ja) | 半導体集積回路 | |
| JPH0671208B2 (ja) | １チップマイクロコンピュータ | |
| KR890001022Y1 (ko) | 직렬 데이터 전송에서의 보드율 발생 회로 | |
| JPS595327A (ja) | Ｃｍｏｓディジタル制御回路 |