JPH02268441A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02268441A JPH02268441A JP8983389A JP8983389A JPH02268441A JP H02268441 A JPH02268441 A JP H02268441A JP 8983389 A JP8983389 A JP 8983389A JP 8983389 A JP8983389 A JP 8983389A JP H02268441 A JPH02268441 A JP H02268441A
- Authority
- JP
- Japan
- Prior art keywords
- film
- adhered
- transistor
- insulating film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 239000000969 carrier Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の製造方法、特に信頼性の高い半
導体素子の形成方法に関する。
導体素子の形成方法に関する。
（従来の技術）
近年、半導体素子の高集積化、微細化に伴い、Ｌ Ｄ
Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造
を有したトランジスタが広く使われている。電子バンド
ギャップエネルギーを越え、シリコン（Ｓｉ）格子と衝
突して電子−正孔対を発生し、これがゲート酸化膜に捕
獲されてトランジスタ特性を劣化させる現象（ホットキ
ャリア現象）がある。ホットキャリアは高い電界によっ
て発生するので同じ電源電圧を保つと微細化されたトラ
ンジスタはど問題が大きいため、高い電界を緩和するた
め最も電界の高いドレイン近傍に濃度の低い不純物領域
を設けるＬＤＤ構造が必要となる。
Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造
を有したトランジスタが広く使われている。電子バンド
ギャップエネルギーを越え、シリコン（Ｓｉ）格子と衝
突して電子−正孔対を発生し、これがゲート酸化膜に捕
獲されてトランジスタ特性を劣化させる現象（ホットキ
ャリア現象）がある。ホットキャリアは高い電界によっ
て発生するので同じ電源電圧を保つと微細化されたトラ
ンジスタはど問題が大きいため、高い電界を緩和するた
め最も電界の高いドレイン近傍に濃度の低い不純物領域
を設けるＬＤＤ構造が必要となる。
第２図は従来の半導体装置の製造工程を示すものである
。第２図において、１は半導体基板、２はゲート酸化膜
、３はゲート電極、４は不純物イオン（Ｐｏ）、５は薄
い不純物拡散層（ｎ−）、６はサイドウオール絶縁膜、
６′は酸化珪素膜、７は不純物イオン（Ａｓ”）、８は
濃い不純物拡散層（ｎ９）、９は眉間絶縁膜、１０はア
ルミ配線である。
。第２図において、１は半導体基板、２はゲート酸化膜
、３はゲート電極、４は不純物イオン（Ｐｏ）、５は薄
い不純物拡散層（ｎ−）、６はサイドウオール絶縁膜、
６′は酸化珪素膜、７は不純物イオン（Ａｓ”）、８は
濃い不純物拡散層（ｎ９）、９は眉間絶縁膜、１０はア
ルミ配線である。
次に従来の製造工程について説明する。第２図（ａ）に
おいて、半導体基板（ｐ型）１上にゲート酸化膜２を被
着しゲートｔ４４３を形成する０次に例えばＰｌの不純
物イオン４をイオン注入法などを用いて注入し、薄い不
純物拡散層５を形成する。
おいて、半導体基板（ｐ型）１上にゲート酸化膜２を被
着しゲートｔ４４３を形成する０次に例えばＰｌの不純
物イオン４をイオン注入法などを用いて注入し、薄い不
純物拡散層５を形成する。
その後第２図（ｂ）に示すように全面に酸化珪素膜６゛
を２５００人程度被着させる０次に第２図（ｅ）に示す
ように、異方性ドライエツチングにより全面エツチング
を行いサイドウオール絶縁膜６を形成する。次に第２図
（ｄ）に示すように、例えばＡｓ＋イオンなどの不純物
イオン７をイオン注入法により注入し、窒素雰囲気中で
熱処理を行ない、濃い不純物拡散層８を形成する。次に
層間絶縁膜９を気相成長（ｃ ｖ Ｄ）法などにより被
着させ、レジストパターンを用いてコンタクト窓を開孔
し、アルミ配線１０を形成し完成させる（第２図（ｅ）
）。
を２５００人程度被着させる０次に第２図（ｅ）に示す
ように、異方性ドライエツチングにより全面エツチング
を行いサイドウオール絶縁膜６を形成する。次に第２図
（ｄ）に示すように、例えばＡｓ＋イオンなどの不純物
イオン７をイオン注入法により注入し、窒素雰囲気中で
熱処理を行ない、濃い不純物拡散層８を形成する。次に
層間絶縁膜９を気相成長（ｃ ｖ Ｄ）法などにより被
着させ、レジストパターンを用いてコンタクト窓を開孔
し、アルミ配線１０を形成し完成させる（第２図（ｅ）
）。
（発明が解決しようとする課Ｍ）
しかしながら、上記従来の製造方法では、ドレイン近傍
で発生したホットキャリアは、サイドウオールを形成し
ている絶縁膜中に捕獲され、デバイスを長時間使用のも
とでは閾値電圧変動などのトランジスタ特性を劣化させ
るというｆｎＲ性の問題がある。
で発生したホットキャリアは、サイドウオールを形成し
ている絶縁膜中に捕獲され、デバイスを長時間使用のも
とでは閾値電圧変動などのトランジスタ特性を劣化させ
るというｆｎＲ性の問題がある。
本発明はこのような従来の問題を解決するものであり、
信頼性の高い半導体装置の製造方法を提供することを目
的とするものである。
信頼性の高い半導体装置の製造方法を提供することを目
的とするものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、半導体装置の製造
方法は、レジストパターンを用いてゲート電極を形成す
る際、エツチングを途中まで行う工程と、サイドウオー
ル絶縁膜を形成する際に、サイドウオール絶縁膜とその
下部の導電層を同時にエツチングを行い、サイドウオー
ル絶縁膜下部に導電層を含む構造のサイドウオールを形
成する工程とを備えているものである。
方法は、レジストパターンを用いてゲート電極を形成す
る際、エツチングを途中まで行う工程と、サイドウオー
ル絶縁膜を形成する際に、サイドウオール絶縁膜とその
下部の導電層を同時にエツチングを行い、サイドウオー
ル絶縁膜下部に導電層を含む構造のサイドウオールを形
成する工程とを備えているものである。
（作 用）
したがって、本発明の製造方法によって製造された半導
体装置は、サイドウオール絶縁膜にポットキャリアは捕
獲されず、またサイドウオール部の導電層はゲート電極
に接続されているため、その下の酸化珪素膜に捕獲され
たポットキャリアのトランジスタ特性に与える影響もな
くなる。
体装置は、サイドウオール絶縁膜にポットキャリアは捕
獲されず、またサイドウオール部の導電層はゲート電極
に接続されているため、その下の酸化珪素膜に捕獲され
たポットキャリアのトランジスタ特性に与える影響もな
くなる。
（実施例）
第１図は本発明の一実施例における半導体製造工程を示
すものである。第１図において、１は半導体基板（ｐ型
シリコン）、２はゲート酸化膜、３ハケート電極、４は
不純物イオン（Ｐｌ）、５は薄い不純物拡散層（ｎ−）
、６はサイドウオール絶縁膜、７は不純物イオン（Ａｓ
”）、８は濃い不純物拡散層（ｎ゛）、９は層間絶縁膜
、１０はアルミ配線である。
すものである。第１図において、１は半導体基板（ｐ型
シリコン）、２はゲート酸化膜、３ハケート電極、４は
不純物イオン（Ｐｌ）、５は薄い不純物拡散層（ｎ−）
、６はサイドウオール絶縁膜、７は不純物イオン（Ａｓ
”）、８は濃い不純物拡散層（ｎ゛）、９は層間絶縁膜
、１０はアルミ配線である。
次に製造工程について説明する。第１図（ａ）において
、半導体基板（Ｐ型）１上にゲート酸化膜２を被着し、
さらに多結晶シリコン３を約４０００人波着させ、ホト
レジストパターンにより、ＳＦ、ガスを用いたドライエ
ツチングを用いて多結晶シリコンが５００人残６程度ま
でエツチングを行いゲート電極を形成する。さらに、Ｐ
＋イオンなどの不純物イオン４を２．０ＸＩＯ”＞−”
程度イオン注入法により注入を行い、薄い不純物拡散層
５を形成する０次に第１図（ｂ）に示すように、酸化珪
素膜６′約２５００人被着させる。さらに、第１図（ｃ
）に示すようにＣＨＦ３ガスなどを用いたドライエツチ
ングにより全面エツチングを行い、酸化珪素膜および酸
化珪素膜下部の導電膜のエツチングを行いサイドウオー
ル絶縁膜６を形成する１次に第１図（ｄ）に示すように
、 Ａｓ”イオンなどの不純物イオン７を５．ＯＸｌｏ
ｌｆｍ−”程度イオン注入法により注入し、９００℃で
３０分窒素雰囲気中で熱処理を行い濃い不純物拡散層８
を形成する。次に第１図（ａ）に示すように、層間絶縁
膜９を被着し、レジストパターンによりコンタクト窓を
開孔しアルミ配線１０を形成し完成させる。
、半導体基板（Ｐ型）１上にゲート酸化膜２を被着し、
さらに多結晶シリコン３を約４０００人波着させ、ホト
レジストパターンにより、ＳＦ、ガスを用いたドライエ
ツチングを用いて多結晶シリコンが５００人残６程度ま
でエツチングを行いゲート電極を形成する。さらに、Ｐ
＋イオンなどの不純物イオン４を２．０ＸＩＯ”＞−”
程度イオン注入法により注入を行い、薄い不純物拡散層
５を形成する０次に第１図（ｂ）に示すように、酸化珪
素膜６′約２５００人被着させる。さらに、第１図（ｃ
）に示すようにＣＨＦ３ガスなどを用いたドライエツチ
ングにより全面エツチングを行い、酸化珪素膜および酸
化珪素膜下部の導電膜のエツチングを行いサイドウオー
ル絶縁膜６を形成する１次に第１図（ｄ）に示すように
、 Ａｓ”イオンなどの不純物イオン７を５．ＯＸｌｏ
ｌｆｍ−”程度イオン注入法により注入し、９００℃で
３０分窒素雰囲気中で熱処理を行い濃い不純物拡散層８
を形成する。次に第１図（ａ）に示すように、層間絶縁
膜９を被着し、レジストパターンによりコンタクト窓を
開孔しアルミ配線１０を形成し完成させる。
なお、本実施例ではサイドウオール絶縁膜下部の導電層
を多結晶シリコンとしたが、シリサイド若しくは他の導
電膜を用いることもできる。
を多結晶シリコンとしたが、シリサイド若しくは他の導
電膜を用いることもできる。
（発明の効果）
本発明は上記実施例から明らかなように、サイドウオー
ル絶縁膜にホットキャリアは捕獲されないこと、またサ
イドウオール下の多結晶シリコン層はゲート電極に接続
されているため、その下の酸化珪素膜に捕獲されたホッ
トキャリアのトランジスタ特性を与える影響も少ない等
の効果を有する８例えば、ゲート電圧５Ｖ、ドレイン電
圧５ｖにおいて従来例では、トランジスタしきい値電圧
が数年から１０年で約１０％変動するのに対し、実施例
では、数％となり、長時間使用時のトランジスタ特性の
劣化が改善され信頼性の問題が解決できる。
ル絶縁膜にホットキャリアは捕獲されないこと、またサ
イドウオール下の多結晶シリコン層はゲート電極に接続
されているため、その下の酸化珪素膜に捕獲されたホッ
トキャリアのトランジスタ特性を与える影響も少ない等
の効果を有する８例えば、ゲート電圧５Ｖ、ドレイン電
圧５ｖにおいて従来例では、トランジスタしきい値電圧
が数年から１０年で約１０％変動するのに対し、実施例
では、数％となり、長時間使用時のトランジスタ特性の
劣化が改善され信頼性の問題が解決できる。
第１図は本発明の一実施例における半導体装置の製造方
法の工程図、第２図は従来の半導体装置の製造方法の工
程図である。 １ ・・・半導体基板、 ２・・・ゲート酸化膜、３
・・・ゲート電極、 ４ ・・・不純物イオン、５ ・
・・薄い不純物拡散層、 ６ ・・・サイドウオール絶
縁膜、 ７・・・不純物イオン。 ８ ・・・濃い不純物拡散層、 ９ ・・・層間絶縁膜
、１０・・・アルミ配ｍ。 第 図 第 図 第 図
法の工程図、第２図は従来の半導体装置の製造方法の工
程図である。 １ ・・・半導体基板、 ２・・・ゲート酸化膜、３
・・・ゲート電極、 ４ ・・・不純物イオン、５ ・
・・薄い不純物拡散層、 ６ ・・・サイドウオール絶
縁膜、 ７・・・不純物イオン。 ８ ・・・濃い不純物拡散層、 ９ ・・・層間絶縁膜
、１０・・・アルミ配ｍ。 第 図 第 図 第 図
Claims (1)
- 半導体基板上にゲート酸化膜を被着する工程と、前記ゲ
ート酸化膜上に導電膜を被着する工程と、前記導電膜を
ホトレジストをマスクとして途中までエッチングする工
程と、前記導電膜をマスクとして前記半導体基板上に不
純物イオンを注入する工程と、前記導電膜上に絶縁膜を
被着する工程と、前記ゲート酸化膜および前記絶縁膜を
エッチングして前記導電膜の側壁に沿って残す工程と、
前記導電膜および前記絶縁膜をマスクにして不純物イオ
ンを前記半導体基板上に注入する工程とを備えたことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983389A JPH02268441A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983389A JPH02268441A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268441A true JPH02268441A (ja) | 1990-11-02 |
Family
ID=13981765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8983389A Pending JPH02268441A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210435A (en) * | 1990-10-12 | 1993-05-11 | Motorola, Inc. | ITLDD transistor having a variable work function |
-
1989
- 1989-04-11 JP JP8983389A patent/JPH02268441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210435A (en) * | 1990-10-12 | 1993-05-11 | Motorola, Inc. | ITLDD transistor having a variable work function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372957A (en) | Multiple tilted angle ion implantation MOSFET method | |
| US4182023A (en) | Process for minimum overlap silicon gate devices | |
| US4078947A (en) | Method for forming a narrow channel length MOS field effect transistor | |
| US7220650B2 (en) | Sidewall spacer for semiconductor device and fabrication method thereof | |
| US6548363B1 (en) | Method to reduce the gate induced drain leakage current in CMOS devices | |
| JPS62113474A (ja) | 半導体集積回路の製造方法 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| US5225357A (en) | Low P+ contact resistance formation by double implant | |
| US3550256A (en) | Control of surface inversion of p- and n-type silicon using dense dielectrics | |
| JPH02268441A (ja) | 半導体装置の製造方法 | |
| JPS63271971A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP3453764B2 (ja) | 半導体装置の製造方法 | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| KR0131992B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP3156246B2 (ja) | 電界効果型半導体装置並びに作製方法 | |
| JPH02268442A (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPH05291294A (ja) | 薄膜トランジスタの製造方法 | |
| JP2685493B2 (ja) | 半導体装置の製造方法 | |
| TW476117B (en) | Method to achieve larger L-shape spacer width | |
| JP2007048882A (ja) | 半導体装置およびその製造方法 | |
| JPH02273933A (ja) | 半導体装置の製造方法 |