JPH02268442A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02268442A JPH02268442A JP8983489A JP8983489A JPH02268442A JP H02268442 A JPH02268442 A JP H02268442A JP 8983489 A JP8983489 A JP 8983489A JP 8983489 A JP8983489 A JP 8983489A JP H02268442 A JPH02268442 A JP H02268442A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- transistor
- conductive film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 229960001866 silicon dioxide Drugs 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の製造方法、特に信頼性の高い半
導体素子の形成方法に関する。
導体素子の形成方法に関する。
（従来の技術）
近年、半導体素子の高集積化、微細化に伴い、Ｌ Ｄ
Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造
を有したトランジスタが広く使われている。電子バンド
ギャップエネルギーを越え、シリコン（Ｓｉ）格子と衝
突して電子−正孔対を発生し、これがゲート酸化膜に捕
獲されてトランジスタ特性を劣化させる現象（ホットキ
ャリア現象）がある、ホットキャリアは高い電界によっ
て発生するので同じ電源電圧を保つと微細化されたトラ
ンジスタはど問題が大きいため、高い電界を緩和するた
め最も電界の高いドレイン近傍に濃度の低い不純物領域
を設けるＬＤＤ構造が必要となる。
Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造
を有したトランジスタが広く使われている。電子バンド
ギャップエネルギーを越え、シリコン（Ｓｉ）格子と衝
突して電子−正孔対を発生し、これがゲート酸化膜に捕
獲されてトランジスタ特性を劣化させる現象（ホットキ
ャリア現象）がある、ホットキャリアは高い電界によっ
て発生するので同じ電源電圧を保つと微細化されたトラ
ンジスタはど問題が大きいため、高い電界を緩和するた
め最も電界の高いドレイン近傍に濃度の低い不純物領域
を設けるＬＤＤ構造が必要となる。
第２図は従来の半導体装置の製造工程を示すものである
。第２図において、１は半導体基板、２は二酸化珪素膜
（ゲート酸化膜）、３はゲート電極、４は不純物イオン
（Ｐｏ）、５は薄い不純物拡散層（ｎ−）、６はサイド
ウオール絶縁膜、６′は酸化珪素膜、７は不純物イオン
（Ａｓ”）、８は濃い不純物拡散層（ｎｏ）、９は層間
絶縁膜、ｌｏはアルミ配線である。
。第２図において、１は半導体基板、２は二酸化珪素膜
（ゲート酸化膜）、３はゲート電極、４は不純物イオン
（Ｐｏ）、５は薄い不純物拡散層（ｎ−）、６はサイド
ウオール絶縁膜、６′は酸化珪素膜、７は不純物イオン
（Ａｓ”）、８は濃い不純物拡散層（ｎｏ）、９は層間
絶縁膜、ｌｏはアルミ配線である。
次に従来の製造工程について説明する。第２図（ａ）に
おいて、半導体基板（ｐ型）１上に二酸化珪素ＷＡ２を
被着しゲート電極３を形成する０次に例えばＰ９の不純
物イオン４をイオン注入法などを用いて注入し、薄い不
純物拡散層５を形成する。
おいて、半導体基板（ｐ型）１上に二酸化珪素ＷＡ２を
被着しゲート電極３を形成する０次に例えばＰ９の不純
物イオン４をイオン注入法などを用いて注入し、薄い不
純物拡散層５を形成する。
その後第２図（ｂ）に示すように全面に酸化珪素膜６′
を２５００人程度被着させる０次に第２図（ｃ）に示す
ように、異方性ドライエツチングにより全面エツチング
を行いサイドウオール絶縁膜６を形成する０次に第２図
（ｄ）に示すように、例えばＡｓ”イオンなどの不純物
イオン７をイオン注入法により注入し、窒素雰囲気中で
熱処理を行ない、濃い不純物拡散層８を形成する０次に
眉間絶縁膜９を気相成長（ＣＶＤ）法などにより被着さ
せ、レジストパターンを用いてコンタクト窓を開孔し、
アルミ配線１０を形成し半導体装置を完成させる（第２
図（ｅ））。
を２５００人程度被着させる０次に第２図（ｃ）に示す
ように、異方性ドライエツチングにより全面エツチング
を行いサイドウオール絶縁膜６を形成する０次に第２図
（ｄ）に示すように、例えばＡｓ”イオンなどの不純物
イオン７をイオン注入法により注入し、窒素雰囲気中で
熱処理を行ない、濃い不純物拡散層８を形成する０次に
眉間絶縁膜９を気相成長（ＣＶＤ）法などにより被着さ
せ、レジストパターンを用いてコンタクト窓を開孔し、
アルミ配線１０を形成し半導体装置を完成させる（第２
図（ｅ））。
（発明が解決しようとする課題）
しかしながら、上記従来の製造方法では、ドレイン近傍
で発生したホットキャリアはサイドウオールを形成する
絶縁膜中に捕獲され、デバイスを長時間使用のもとでは
閾値電圧変動などのトランジスタ特性を劣化させるとい
う信頼性の問題がある。
で発生したホットキャリアはサイドウオールを形成する
絶縁膜中に捕獲され、デバイスを長時間使用のもとでは
閾値電圧変動などのトランジスタ特性を劣化させるとい
う信頼性の問題がある。
本発明はこのような従来の問題を解決するものであり、
信頼性の高い半導体装置の製造方法を提供することを目
的とするものである。
信頼性の高い半導体装置の製造方法を提供することを目
的とするものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、半導体装置の製造
方法は、ゲート電極形成後、導電膜を被着させる工程と
、前記導電膜を全面エツチングを行いサイドウオールを
形成する工程を有するものである。
方法は、ゲート電極形成後、導電膜を被着させる工程と
、前記導電膜を全面エツチングを行いサイドウオールを
形成する工程を有するものである。
（作 用）
したがって、本発明による製造方法で形成された半導体
装置は、サイドウオールは導電膜と二酸化珪素膜で形成
でき、サイドウオール部にホットキャリアは捕獲されず
、また導電膜はゲート電極に接続されているため、その
下の二酸化珪素膜に捕獲されたホットキャリアのトラン
ジスタ特性に与える影響も小さくなる。
装置は、サイドウオールは導電膜と二酸化珪素膜で形成
でき、サイドウオール部にホットキャリアは捕獲されず
、また導電膜はゲート電極に接続されているため、その
下の二酸化珪素膜に捕獲されたホットキャリアのトラン
ジスタ特性に与える影響も小さくなる。
（実施例）
第１図は本発明の一実施例における半導体装置製造方法
の工程断面を示すものである。第１図において、１は半
導体基板（ｐ型Ｓｉ）、２は二酸化珪素膜（ゲート酸化
膜）、３はゲート電極、４は不純物イオン（Ｐｏ）、５
は薄い不純物拡散層（ｎ−）、７は不純物イオン（Ａｓ
”）、８は濃い不純物拡散層（ｎ＋）、９は層間絶縁膜
、１０はアルミ配線、１１はサイドウオール多結晶シリ
コンである。
の工程断面を示すものである。第１図において、１は半
導体基板（ｐ型Ｓｉ）、２は二酸化珪素膜（ゲート酸化
膜）、３はゲート電極、４は不純物イオン（Ｐｏ）、５
は薄い不純物拡散層（ｎ−）、７は不純物イオン（Ａｓ
”）、８は濃い不純物拡散層（ｎ＋）、９は層間絶縁膜
、１０はアルミ配線、１１はサイドウオール多結晶シリ
コンである。
次に製造方法の工程について説明する。第１図（ａ）に
おいて、半導体基板（ｐ型）１上に二酸化珪素膜２．ゲ
ート電極３を形成し、Ｐ０イオンなどの不純物イオン４
をイオン注入法により注入し５薄い不純物拡散層（ｎ−
）５を形成する６次に第１図（ｂ）に示すように、多結
晶シリコン膜１１′を約２５００６程度被着させる６次
に第１図（ｃ）に示すように、異方性ドライエツチング
を用いて全面ドライエツチングを行いサイドウオール多
結晶シリコン１１を形成する０次に第１図（ｄ）に示す
ようにＡｓ”イオンなどの不純物イオン７をイオン注入
法により注入し、窒素雰囲気中で熱処理をし濃い不純物
拡散層（ｎ”）８を形成し、次に第１図（θ）に示すよ
うに、眉間絶縁膜９を気相成長（ＣＶ Ｄ）法により５
０００人程度被着させ、レジストパターンによりコンタ
クト窓を開孔し、アルミ配線１０を形成し半導体装置を
完成させる。
おいて、半導体基板（ｐ型）１上に二酸化珪素膜２．ゲ
ート電極３を形成し、Ｐ０イオンなどの不純物イオン４
をイオン注入法により注入し５薄い不純物拡散層（ｎ−
）５を形成する６次に第１図（ｂ）に示すように、多結
晶シリコン膜１１′を約２５００６程度被着させる６次
に第１図（ｃ）に示すように、異方性ドライエツチング
を用いて全面ドライエツチングを行いサイドウオール多
結晶シリコン１１を形成する０次に第１図（ｄ）に示す
ようにＡｓ”イオンなどの不純物イオン７をイオン注入
法により注入し、窒素雰囲気中で熱処理をし濃い不純物
拡散層（ｎ”）８を形成し、次に第１図（θ）に示すよ
うに、眉間絶縁膜９を気相成長（ＣＶ Ｄ）法により５
０００人程度被着させ、レジストパターンによりコンタ
クト窓を開孔し、アルミ配線１０を形成し半導体装置を
完成させる。
なお１本実施例ではサイドウオールを多結晶シリコンと
したが、シリザイド若しくは他の導電膜を用いてもよい
。
したが、シリザイド若しくは他の導電膜を用いてもよい
。
（発明の効果）
本発明は上記実施例から明らかなように、サイドウオー
ル中にホットキャリアは捕獲されないこと、また、サイ
ドウオールはゲート電極に接続されているため、その下
の二酸化珪素膜に捕獲されたホットキャリアのトランジ
スタ特性を与える影響も小さい等の効果を有する０例え
ば、ゲート電圧５Ｖ、ドレイン電圧５ｖにおいて従来例
では、トランジスタ閾値電圧が数年から１０年で約１０
％変動するのに対し１本実施例では、数％となり、長時
間使用時のトランジスタ特性の劣化が改善され信頼性が
向上する効果を有する。
ル中にホットキャリアは捕獲されないこと、また、サイ
ドウオールはゲート電極に接続されているため、その下
の二酸化珪素膜に捕獲されたホットキャリアのトランジ
スタ特性を与える影響も小さい等の効果を有する０例え
ば、ゲート電圧５Ｖ、ドレイン電圧５ｖにおいて従来例
では、トランジスタ閾値電圧が数年から１０年で約１０
％変動するのに対し１本実施例では、数％となり、長時
間使用時のトランジスタ特性の劣化が改善され信頼性が
向上する効果を有する。
第１図は本発明の一実施例における半導体装置の製造方
法の工程断面図、第２図は従来の半導体装置の製造方法
の工程断面図である。 １ ・・・半導体基板、 ２・・・二酸化珪素膜、３
・・・ゲート電極、 ４ ・・・不純物イオン。 ５ ・・・薄い不純物拡散層（ｎ−）、 ６ ・・・
サイドウオール絶縁膜、 ７ ・・・不純物イオン、
８ ・・・濃い不純物拡散層（ｎ”）。 ９ ・・・層間絶縁膜、１０・・・アルミ配線、１１・
・・サイドウオール多結晶シリコン。 特許出願人 松下電子工業株式会社 第 図 第 図 １ｏ アしミ寛ｍ 第 図 ↓ ↓ １〜４
法の工程断面図、第２図は従来の半導体装置の製造方法
の工程断面図である。 １ ・・・半導体基板、 ２・・・二酸化珪素膜、３
・・・ゲート電極、 ４ ・・・不純物イオン。 ５ ・・・薄い不純物拡散層（ｎ−）、 ６ ・・・
サイドウオール絶縁膜、 ７ ・・・不純物イオン、
８ ・・・濃い不純物拡散層（ｎ”）。 ９ ・・・層間絶縁膜、１０・・・アルミ配線、１１・
・・サイドウオール多結晶シリコン。 特許出願人 松下電子工業株式会社 第 図 第 図 １ｏ アしミ寛ｍ 第 図 ↓ ↓ １〜４
Claims (1)
- 半導体基板上に、ゲート電極を形成しゲート酸化膜はそ
のまま残す工程と、前記ゲート電極をマスクにして前記
半導体基板上にゲート酸化膜を介して不純物イオンを注
入する工程と、前記ゲート電極およびゲート酸化膜上に
導電膜を被着する工程と、前記導電膜とゲート酸化膜を
エッチングして前記ゲート電極の側壁に沿って残す工程
と、前記ゲート電極および前記導電膜をマスクにして不
純物イオンを前記半導体基板上に注入する工程とを備え
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983489A JPH02268442A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983489A JPH02268442A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268442A true JPH02268442A (ja) | 1990-11-02 |
Family
ID=13981793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8983489A Pending JPH02268442A (ja) | 1989-04-11 | 1989-04-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268442A (ja) |
-
1989
- 1989-04-11 JP JP8983489A patent/JPH02268442A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4182023A (en) | Process for minimum overlap silicon gate devices | |
| US6080682A (en) | Methodology for achieving dual gate oxide thicknesses | |
| US4078947A (en) | Method for forming a narrow channel length MOS field effect transistor | |
| US4373965A (en) | Suppression of parasitic sidewall transistors in locos structures | |
| US6136674A (en) | Mosfet with gate plug using differential oxide growth | |
| US6399448B1 (en) | Method for forming dual gate oxide | |
| JPH0448640A (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6548363B1 (en) | Method to reduce the gate induced drain leakage current in CMOS devices | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| US4553314A (en) | Method for making a semiconductor device | |
| US4948744A (en) | Process of fabricating a MISFET | |
| JPH04116869A (ja) | 半導体素子およびその製造方法 | |
| JPH02268442A (ja) | 半導体装置の製造方法 | |
| JPS63271971A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS63227060A (ja) | 半導体装置の製造方法 | |
| JPH02268441A (ja) | 半導体装置の製造方法 | |
| KR940002781B1 (ko) | 곡면 이중 게이트를 갖는 반도체 장치의 제조방법 | |
| KR930009479B1 (ko) | 절연게이트형 전계효과 트랜지스터 제조방법 | |
| KR100266635B1 (ko) | 반도체산화막형성방법 | |
| JP3532494B2 (ja) | 半導体装置の製造方法 | |
| KR960006689B1 (ko) | 반도체소자의 ldd 제조방법 | |
| JPH0897421A (ja) | 半導体装置の製造方法 | |
| KR950000104B1 (ko) | 반도체 소자 격리 방법 및 셀 구조 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 |