JPH02268449A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH02268449A
JPH02268449A JP1090003A JP9000389A JPH02268449A JP H02268449 A JPH02268449 A JP H02268449A JP 1090003 A JP1090003 A JP 1090003A JP 9000389 A JP9000389 A JP 9000389A JP H02268449 A JPH02268449 A JP H02268449A
Authority
JP
Japan
Prior art keywords
semiconductor chip
leads
resin
chip
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1090003A
Other languages
English (en)
Inventor
Hideo Sakauchi
坂内　英雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1090003A priority Critical patent/JPH02268449A/ja
Publication of JPH02268449A publication Critical patent/JPH02268449A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は小型パンケージ化した樹脂封止型半導体装置に
関し、特にその耐湿性を改善した半導体装置に関する。
〔従来の技術〕
従来、小型パッケージ化した樹脂封止型半導体装置は、
第２図（ａ）及び（ｂ）に夫々概略平面図及び概略断面
図を示す構成となっている。即ち、金属板から形成した
アイランド２とリード３とでリードフレーム１を構成し
、半導体チップ４を半田７でアイランド２に搭載し、こ
の半導体チップ４の電極と各リード３とを金属細線５で
電気接続している。そして、アイランド２を含む半導体
チップ４．金属細線５等を樹脂６により封止してパッケ
ージを行っている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置では、アイランド２上に半導
体チップ４を搭載するために、半導体チップ４の寸法は
必然的にアイランド２の寸法によって制限され、大きな
半導体チップの搭載が困難になるという問題がある。ま
た、アイランド２と半導体チップ４との熱膨張率の相違
により、熱履歴時に半導体チップ４に熱歪が生じ、割れ
、欠は等が発生し易くなるという問題もある。
更に、アイランド２に繋がるリード３Ａと樹脂６との間
の隙間から浸入する水分が容易に半導体チップ４にまで
到達し易く、耐湿性が低下されるという問題がある。
本発明は大きな半導体チップの搭載を容易にするととも
に、熱歪の発生防止及び耐湿性を改善した樹脂封止型半
導体装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明の樹脂封止型半導体装置は、複数本のリードと半
導体チップとを電気接続する金属細線を比較的に高強度
に構成し、半導体チップをこの金属細線で懸吊支持した
状態で樹脂封止した構成としている。
〔作用〕
上述した構成では、半導体チップをアイランドに搭載す
る必要はなく、アイランドが原因とされる半導体チップ
の寸法制限や熱歪の発生を防止する。また、アイランド
を通して半導体チップに到達する水分の浸入を防止して
耐湿性を改善する。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示す図であり、同図（ａ）
は概略平面図、同図（ｂ）は概略断面図である。
図において、１はリードフレームであり、４は搭載する
半導体チップである。ここでは、リードフレームｌは複
数本のり一ド３を備えるのみであり、アイランドは設け
てはいない。そして、半導体チップ４はこれらリード３
の間に配置しており、半導体チップ４の電極と各リード
３とを金属細線５で相互に接続している。この場合、金
属細線５は従来よりも強度が高くなるように、硬い素材
を使用し或いは太さ等を大きくし、これら金属細線５に
よって半導体チップ４をリード３間に懸吊支持するよう
に構成している。例えば、金にベリリウム等を添加する
ことにより、金属細線５の強度を容易に高めることがで
きる。
そして、前記半導体チップ４．金属線ｊｈ％　５及びリ
ード３の各内側端部を含むように樹脂６で封止し、パッ
ケージを構成している。
したがって、この構成では半導体チップ４は金属細線５
によって各リード３間に懸吊支持されるため、アイラン
ドが無くても従来の搭載状態と略同様に半導体チップ４
を支持し、半導体装置が構成できる。また、この金属細
線５は樹脂封止時においても容易に変形されることはな
い。
これにより、半導体チップ４の寸法制限は緩和され、大
きな寸法の半導体チップの内装が可能となる。また、半
導体チップ４とアイランドとの熱膨張率の差による熱歪
が発生することもない。更に、リード３と樹脂６の間の
隙間から水分が浸入しても、この水分が半導体チップ４
にまで到達することは殆どなく、耐湿性を改善すること
が可能となる。
〔発明の効果〕
以上説明したように本発明は、リードと半導体チップと
を電気接続する金属細線を比較的に高強度に構成し、半
導体チップを金属細線で懸吊支持して樹脂封止している
ので、半導体チップを搭載するためのアイランドを不要
にでき、半導体チップの寸法制限や熱歪の発生を防止す
るとともに、アイランドを通して半導体チップに到達す
る水分の浸入を防止して耐湿性を改善することができる
効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示しており、同図（ａ）は
概略平面図、同図（ｂ）はその概略断面図、第２図は従
来の一例を示しており、同図（ａ）は概略平面図、同図
（ｂ）はその概略断面図である。 ■・・・リードフレーム、２・・・アイランド、３．３
Ａ・・・リード、４・・・半導体チップ、５・・・金属
細線、６・・・樹脂、り・・・半田。 第 ■ 図 （ａ） （ｂ） 第２ 図 （ａ） （ｂ）

Claims (1)

    【特許請求の範囲】
  1. １、複数本のリードと半導体チップとを金属細線で接続
    して樹脂封止してなる半導体装置において、前記金属細
    線を比較的に高強度に構成し、前記半導体チップをこの
    金属細線で懸吊支持したことを特徴とする樹脂封止型半
    導体装置。
JP1090003A 1989-04-10 1989-04-10 樹脂封止型半導体装置 Pending JPH02268449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1090003A JPH02268449A (ja) 1989-04-10 1989-04-10 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1090003A JPH02268449A (ja) 1989-04-10 1989-04-10 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH02268449A true JPH02268449A (ja) 1990-11-02

Family

ID=13986431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1090003A Pending JPH02268449A (ja) 1989-04-10 1989-04-10 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH02268449A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
US5776800A (en) * 1994-06-30 1998-07-07 Hamburgen; William Riis Paddleless molded plastic semiconductor chip package

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
JP2915892B2 (ja) 樹脂封止型半導体装置およびその製造方法
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
CN100474579C (zh) 电路装置
JPS5992556A (ja) 半導体装置
JPH02268449A (ja) 樹脂封止型半導体装置
JPS6028256A (ja) 半導体装置
JPS6084854A (ja) 樹脂封止型半導体装置
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JPH03248455A (ja) リードフレーム
KR20000040218A (ko) 멀티 칩 패키지
JPH0485836A (ja) 半導体装置
JPS61240644A (ja) 半導体装置
KR200245729Y1 (ko) 반도체패키지구조
JPH02156662A (ja) 樹脂封止型半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JPH0296357A (ja) 半導体装置
JPH03255655A (ja) 半導体装置
JPS59113650A (ja) 半導体装置用リ−ドフレ−ム
JPH0637234A (ja) 半導体装置
JPS649734B2 (ja)
JPH01187845A (ja) 半導体装置
JPS60254755A (ja) 半導体装置用パツケ−ジ
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPS63276256A (ja) 樹脂封止型半導体装置