JPH02268523A - ディジタル―アナログ変換器 - Google Patents
ディジタル―アナログ変換器Info
- Publication number
- JPH02268523A JPH02268523A JP9139489A JP9139489A JPH02268523A JP H02268523 A JPH02268523 A JP H02268523A JP 9139489 A JP9139489 A JP 9139489A JP 9139489 A JP9139489 A JP 9139489A JP H02268523 A JPH02268523 A JP H02268523A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- output
- input terminal
- digital code
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000001052 transient effect Effects 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル符号をアナログ信号に変換するディ
ジタル−アナログ変換器に関する。
ジタル−アナログ変換器に関する。
従来、この種のディジタル−アナログ変換器（以下Ｄ／
Ａ変換器と記す）のうち、第２図に示される回路による
方式は集積化するのに適した構造として公知である。・
本回路の動作は蓄電器０１〜Ｃ，のうち、ディジタル入
力端子ａの入力ディジタル符号に対応した蓄電器におい
て、蓄電器の片方の電極に基準電圧源ＶＲＥＦｔ又はＶ
ＲＥＦａが接続される。蓄電器の他方の電極に基準電圧
源ＶＲＥＦｔとＶＲＥＦｚの中間電位が出力され、これ
が演算増幅器１の正相入力に入力され、演算増幅器１の
出力に入力ディジタル符号に比例したアナログ電圧をア
ナログ出力端子すに得るものである。１０は電圧分圧手
段である。
Ａ変換器と記す）のうち、第２図に示される回路による
方式は集積化するのに適した構造として公知である。・
本回路の動作は蓄電器０１〜Ｃ，のうち、ディジタル入
力端子ａの入力ディジタル符号に対応した蓄電器におい
て、蓄電器の片方の電極に基準電圧源ＶＲＥＦｔ又はＶ
ＲＥＦａが接続される。蓄電器の他方の電極に基準電圧
源ＶＲＥＦｔとＶＲＥＦｚの中間電位が出力され、これ
が演算増幅器１の正相入力に入力され、演算増幅器１の
出力に入力ディジタル符号に比例したアナログ電圧をア
ナログ出力端子すに得るものである。１０は電圧分圧手
段である。
−例として、Ｎ＝１６として、蓄電器が１６個のＤ／Ａ
変換器を考える。また、蓄電器０１〜ＣＸａの容量値は
全て等しく、Ｃｕで表わせるとするとし、入力ディジタ
ル符号が２進表示（０１１１）、であるとする。
変換器を考える。また、蓄電器０１〜ＣＸａの容量値は
全て等しく、Ｃｕで表わせるとするとし、入力ディジタ
ル符号が２進表示（０１１１）、であるとする。
この場合、 （０１１１）−”（７）ｚ。であるから、
０１〜ＣｔＳの内、７個の蓄電器がＶＲＥＦｔに接続さ
れ、残りはＶＲＥＦｔに接続されるため、Ｄ／Ａ変換器
の出力電圧■。ＵＴは Ｖｏｕ丁＝７／１６（Ｖｒｅｆｔ−Ｖｒｅｒｚ） −
（１） となる。
０１〜ＣｔＳの内、７個の蓄電器がＶＲＥＦｔに接続さ
れ、残りはＶＲＥＦｔに接続されるため、Ｄ／Ａ変換器
の出力電圧■。ＵＴは Ｖｏｕ丁＝７／１６（Ｖｒｅｆｔ−Ｖｒｅｒｚ） −
（１） となる。
（ただし、基準電圧源ＶＲＥＦｘ ｔＶＲＥＦ２の電位
をそれぞれ’Ｊｒｅｔｘ ｔＶｒｅｆｚとする。）この
ように、入力ディジタル符号に比例したアナログ信号を
得ることができる。（１）式に表されるように、本方式
によるＤ／Ａ変換器の精度は容量の絶対値には依存せず
、０１〜Ｇ、の８個の容量値の相対精度にのみ依存する
（Ｖｒｅｆｔ ｔＶｒｅｆ２は一定値である）。
をそれぞれ’Ｊｒｅｔｘ ｔＶｒｅｆｚとする。）この
ように、入力ディジタル符号に比例したアナログ信号を
得ることができる。（１）式に表されるように、本方式
によるＤ／Ａ変換器の精度は容量の絶対値には依存せず
、０１〜Ｇ、の８個の容量値の相対精度にのみ依存する
（Ｖｒｅｆｔ ｔＶｒｅｆ２は一定値である）。
特に半導体集積装置においては、上述した蓄電器０１〜
ＣＮの相対精度が高く、１０ビット程度までのＤ／Ａ変
換器を集積化するのに適している。
ＣＮの相対精度が高く、１０ビット程度までのＤ／Ａ変
換器を集積化するのに適している。
上述したＤ／Ａ変換器において演算増幅器１は負荷条件
の変動や外来雑音に対する充分な耐力を備えるためのも
のであり、高精度Ｄ／Ａ変換器を構成するためには不可
欠である。
の変動や外来雑音に対する充分な耐力を備えるためのも
のであり、高精度Ｄ／Ａ変換器を構成するためには不可
欠である。
しかしながら、上述したＤ／Ａ変換器は演算増幅器１の
過渡応答特性に依存する歪を発生するため、ディジタル
符号の変化時に、過渡的に歪が増大するという欠点があ
った。
過渡応答特性に依存する歪を発生するため、ディジタル
符号の変化時に、過渡的に歪が増大するという欠点があ
った。
即ち、全ての演算増幅器１は有限のスルーレート５Ｌ＝
ｌ ”ＯＵＴ ＋ を有するため、大振幅を出力ａ
ｔ ｗａｘ する場合と、小振幅を出力する場合で出力最終値に収束
するまでの時間が異なる。このため、入力電圧の変化時
に過渡的に歪が増大するのである。
ｌ ”ＯＵＴ ＋ を有するため、大振幅を出力ａ
ｔ ｗａｘ する場合と、小振幅を出力する場合で出力最終値に収束
するまでの時間が異なる。このため、入力電圧の変化時
に過渡的に歪が増大するのである。
第３図に一例を挙げて説明するｅ ＶｇＵ７＝ＯＶの状
態よりＶＯＵＴ” ３ ｖｏ及びＶＯＵＴ”ＶＯを出力
する場合を考える。演算増幅器のスルーレートをＳＬと
すると、ＶＯＵＴ＝ ３ ＶＯを出力する場合はｔ＜
３ Ｖｏ／ＳＬにおいて、ＶＯＵＴ ＝ ｖ。を出力す
る場合にはｔ＜Ｖｏ／ＳＬにおいて出力波形の傾斜が一
定となる。出力電圧が最終値に収束した後（ｔ≧３ＶＯ
／ＳＬ）であれば、両者の電圧比は３：１で一定である
が、（Ｖｏ／ＳＬ＜ ｔ ＜ ３ Ｖｏ／ ｔ）におい
てはｎ：まただし１ ＜ ｎ ＜ ３、また、（ｔ＜Ｖ
ｏ／ＳＬ）においては１：１である。従って、出力電圧
が最終値に収束するまでの間（０＜ ｔ ＜３Ｖｏ／Ｓ
Ｌ）過渡的に歪が増大する。
態よりＶＯＵＴ” ３ ｖｏ及びＶＯＵＴ”ＶＯを出力
する場合を考える。演算増幅器のスルーレートをＳＬと
すると、ＶＯＵＴ＝ ３ ＶＯを出力する場合はｔ＜
３ Ｖｏ／ＳＬにおいて、ＶＯＵＴ ＝ ｖ。を出力す
る場合にはｔ＜Ｖｏ／ＳＬにおいて出力波形の傾斜が一
定となる。出力電圧が最終値に収束した後（ｔ≧３ＶＯ
／ＳＬ）であれば、両者の電圧比は３：１で一定である
が、（Ｖｏ／ＳＬ＜ ｔ ＜ ３ Ｖｏ／ ｔ）におい
てはｎ：まただし１ ＜ ｎ ＜ ３、また、（ｔ＜Ｖ
ｏ／ＳＬ）においては１：１である。従って、出力電圧
が最終値に収束するまでの間（０＜ ｔ ＜３Ｖｏ／Ｓ
Ｌ）過渡的に歪が増大する。
本発明の目的は前記課題を解決したディジタル−アナロ
グ変換器を提供することにある。
グ変換器を提供することにある。
前記目的を達成するため１本発明に係るディジタル−ア
ナログ変換器は互いに異なる電位を有する第１及び第２
の基準電圧源と、ディジタル符号入力端子より入力され
るディジタル符号値に比例して前記第１及び第２の基準
電圧源の中間電位を出力する電圧分圧手段と、正相入力
端子が接地電位に接続される演算増幅器と、該演算増幅
器の逆相入力端子と出力端子に対して直列接続される蓄
電器と、前記演算増幅器の逆相入力端子と前記電圧分圧
手段の出力に対して直列接続される抵抗器を備え、前記
演算増幅器の出力をアナログ出力端子に接続したもので
ある。
ナログ変換器は互いに異なる電位を有する第１及び第２
の基準電圧源と、ディジタル符号入力端子より入力され
るディジタル符号値に比例して前記第１及び第２の基準
電圧源の中間電位を出力する電圧分圧手段と、正相入力
端子が接地電位に接続される演算増幅器と、該演算増幅
器の逆相入力端子と出力端子に対して直列接続される蓄
電器と、前記演算増幅器の逆相入力端子と前記電圧分圧
手段の出力に対して直列接続される抵抗器を備え、前記
演算増幅器の出力をアナログ出力端子に接続したもので
ある。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
図において、本発明は互いに異なる電位Ｖｒｅｆｔ ｐ
ｖｒｅ。を有する第１及び第２の基準電圧源ＶＲＥＦｚ
及びＶＲＥＦＺと、ディジタル入力端子ａとディジタル
入力端子ａより入力されるディジタル符号値に比例して
基準電圧ＶｒｅｆｘとＶｒ５！ｆｚの中間電位を出力す
る電圧分圧手段１０と、正相入力端子が接地電位に接続
される演算増幅器１と、演算増幅器１の逆相入力端子と
出力端子に対して直列接続される蓄電器３０と、演算増
幅器１の逆相入力端子と電圧分圧手段１０の出力に対し
て直列接続される抵抗器２０を備え、演算増幅器１の出
力をアナログ出力端子すに接続した構成である。
ｖｒｅ。を有する第１及び第２の基準電圧源ＶＲＥＦｚ
及びＶＲＥＦＺと、ディジタル入力端子ａとディジタル
入力端子ａより入力されるディジタル符号値に比例して
基準電圧ＶｒｅｆｘとＶｒ５！ｆｚの中間電位を出力す
る電圧分圧手段１０と、正相入力端子が接地電位に接続
される演算増幅器１と、演算増幅器１の逆相入力端子と
出力端子に対して直列接続される蓄電器３０と、演算増
幅器１の逆相入力端子と電圧分圧手段１０の出力に対し
て直列接続される抵抗器２０を備え、演算増幅器１の出
力をアナログ出力端子すに接続した構成である。
次に本発明のディジタル−アナログ変換器の動作の説明
をする。
をする。
電圧分圧手段１０は従来例と全く同じであり、−例とし
て、Ｎ＝１６として蓄電器が１６個の［）／Ａ変換器を
考える。また、蓄電器Ｃニー０１Ｇの容量値は全て等し
く、Ｃｕで表わせるものとし、入力ディジタル符号が２
進表示（０１１１）ｉであるとする。この場合、（０１
１１）２＝（７）、。であるから、０１〜ＣＺＳの内、
７個の蓄電器がＶＲＥＦｔに接続され、残りはＶＲＥＦ
Ｚに接続されるため、Ｄ／Ａ変換器の出力電圧ＶＯＵ？
はｖＯＵＴ＝−ユ・ ” （Ｖｒｅｆｘ Ｖｒｅｆ
ｓ） ・・・（２） となる。
て、Ｎ＝１６として蓄電器が１６個の［）／Ａ変換器を
考える。また、蓄電器Ｃニー０１Ｇの容量値は全て等し
く、Ｃｕで表わせるものとし、入力ディジタル符号が２
進表示（０１１１）ｉであるとする。この場合、（０１
１１）２＝（７）、。であるから、０１〜ＣＺＳの内、
７個の蓄電器がＶＲＥＦｔに接続され、残りはＶＲＥＦ
Ｚに接続されるため、Ｄ／Ａ変換器の出力電圧ＶＯＵ？
はｖＯＵＴ＝−ユ・ ” （Ｖｒｅｆｘ Ｖｒｅｆ
ｓ） ・・・（２） となる。
１６ ＣＦＢ
（ただし、蓄電器３０の容量値をＣＦＢとする。）この
ように入力ディジタル符号に比例したアナログ信号を得
ることができる。（２）式に表されるように、本方式に
よるＤ／Ａ変換器の精度は容量の絶対値には依存せず、
Ｃ１〜ＣＮのＮ個の容量値の相対精度のみに依存するＣ
Ｖｒｅｔｘ ｐＶ！”ｅｆ２ｔｃｕ／ ＣＦＢは一定値
である）。この場合、重要な点は、定常状態においては
抵抗器２０の両端の電位は共に仮想接地電位であるため
、（２）式は抵抗器２０の抵抗値Ｒが無関係である。
ように入力ディジタル符号に比例したアナログ信号を得
ることができる。（２）式に表されるように、本方式に
よるＤ／Ａ変換器の精度は容量の絶対値には依存せず、
Ｃ１〜ＣＮのＮ個の容量値の相対精度のみに依存するＣ
Ｖｒｅｔｘ ｐＶ！”ｅｆ２ｔｃｕ／ ＣＦＢは一定値
である）。この場合、重要な点は、定常状態においては
抵抗器２０の両端の電位は共に仮想接地電位であるため
、（２）式は抵抗器２０の抵抗値Ｒが無関係である。
本回路の過渡応答特性は、抵抗器２０の抵抗値Ｒと蓄電
器３０の容量値ｃＦｓを適当に設定することにより出力
最終値に収束するまでの時間を、入力ディジタル符号に
無関係に一定にすることが可能である。すなわち、ＣＦ
ＢとＲの積で決まる時定数を大きく設定し、出力の単位
時間変化ａＶｏｕｒ／ｄｔを演算増幅器のスルーレート
ＳＬ＝＋αμ”−（ヨ４Ｊ 小ａｔ ｗａｘ さくする、この場合、第４図に示すように、■。υ丁＝
ＯＶから、ＶＯＵＴ＝３ＶＯあるいはＶＯＵＴ＝ＶＯを
出力する場合でも、出力最終値に収束するまでの時間が
等しい。両者の電圧比を求めると、 ３Ｖｏ ｅｘｐ（ｔ／Ｃｒ５Ｒ） ： Ｖｏ ａｘｐ（
ｔ／ＣＢＲ） ＝ ３ ： １であり、常に一定である
。
器３０の容量値ｃＦｓを適当に設定することにより出力
最終値に収束するまでの時間を、入力ディジタル符号に
無関係に一定にすることが可能である。すなわち、ＣＦ
ＢとＲの積で決まる時定数を大きく設定し、出力の単位
時間変化ａＶｏｕｒ／ｄｔを演算増幅器のスルーレート
ＳＬ＝＋αμ”−（ヨ４Ｊ 小ａｔ ｗａｘ さくする、この場合、第４図に示すように、■。υ丁＝
ＯＶから、ＶＯＵＴ＝３ＶＯあるいはＶＯＵＴ＝ＶＯを
出力する場合でも、出力最終値に収束するまでの時間が
等しい。両者の電圧比を求めると、 ３Ｖｏ ｅｘｐ（ｔ／Ｃｒ５Ｒ） ： Ｖｏ ａｘｐ（
ｔ／ＣＢＲ） ＝ ３ ： １であり、常に一定である
。
以上説明したように本発明はディジタル符号の変化に対
して常に一定の収束時間になるように過渡応答特性が設
定できるため、演算増幅器の有限スルーレートによる歪
が発生せず、信号対歪比の高い高精度のＤ／Ａ変換が実
現できるという効果がある。
して常に一定の収束時間になるように過渡応答特性が設
定できるため、演算増幅器の有限スルーレートによる歪
が発生せず、信号対歪比の高い高精度のＤ／Ａ変換が実
現できるという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図、第３図は従来のＤ／Ａ変換器に係るア
ナログ出力波形図、第４図は本発明のＤ／Ａ変換器に係
るアナログ出力波形図である。 ＶＲｇｒｔ ＋ ＶＲＥＦ２・・・基準電圧源 １・・
・演算増幅器ＩＯ・・・電圧分圧手段 ｚＯ・
・・抵抗器３０、Ｃ工ｔｃ２〜ＣＮ・・・蓄電器
例を示す回路図、第３図は従来のＤ／Ａ変換器に係るア
ナログ出力波形図、第４図は本発明のＤ／Ａ変換器に係
るアナログ出力波形図である。 ＶＲｇｒｔ ＋ ＶＲＥＦ２・・・基準電圧源 １・・
・演算増幅器ＩＯ・・・電圧分圧手段 ｚＯ・
・・抵抗器３０、Ｃ工ｔｃ２〜ＣＮ・・・蓄電器
Claims (1)
- （１）互いに異なる電位を有する第１及び第２の基準電
圧源と、ディジタル符号入力端子より入力されるディジ
タル符号値に比例して前記第１及び第２の基準電圧源の
中間電位を出力する電圧分圧手段と、正相入力端子が接
地電位に接続される演算増幅器と、該演算増幅器の逆相
入力端子と出力端子に対して直列接続される蓄電器と、
前記演算増幅器の逆相入力端子と前記電圧分圧手段の出
力に対して直列接続される抵抗器を備え、前記演算増幅
器の出力をアナログ出力端子に接続したことを特徴とす
るディジタル−アナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091394A JP2576222B2 (ja) | 1989-04-11 | 1989-04-11 | ディジタルーアナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091394A JP2576222B2 (ja) | 1989-04-11 | 1989-04-11 | ディジタルーアナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02268523A true JPH02268523A (ja) | 1990-11-02 |
| JP2576222B2 JP2576222B2 (ja) | 1997-01-29 |
Family
ID=14025167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1091394A Expired - Lifetime JP2576222B2 (ja) | 1989-04-11 | 1989-04-11 | ディジタルーアナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576222B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350422A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | スルーレート調整回路 |
| CN113741240A (zh) * | 2021-08-02 | 2021-12-03 | 大唐南京发电厂 | 一种模拟量输出通道扩展电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367920A (ja) * | 1986-09-10 | 1988-03-26 | Nec Corp | Ｄ／ａ変換器 |
| JPS63274214A (ja) * | 1987-05-01 | 1988-11-11 | Kokusai Electric Co Ltd | ディジタル・アナログ変換回路 |
| JPS6449198A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Sample-hold circuit |
-
1989
- 1989-04-11 JP JP1091394A patent/JP2576222B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367920A (ja) * | 1986-09-10 | 1988-03-26 | Nec Corp | Ｄ／ａ変換器 |
| JPS63274214A (ja) * | 1987-05-01 | 1988-11-11 | Kokusai Electric Co Ltd | ディジタル・アナログ変換回路 |
| JPS6449198A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Sample-hold circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350422A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | スルーレート調整回路 |
| CN113741240A (zh) * | 2021-08-02 | 2021-12-03 | 大唐南京发电厂 | 一种模拟量输出通道扩展电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2576222B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3253901B2 (ja) | デジタル／アナログ変換器 | |
| US5184130A (en) | Multi-stage A/D converter | |
| JPS6225295B2 (ja) | ||
| JPH0456519A (ja) | Ａ／ｄ変換器 | |
| US5436629A (en) | Multi-stage A/D converter | |
| JPH06120827A (ja) | Ａ／ｄ変換器 | |
| EP0289081B1 (en) | Digital-to-analog converter | |
| JPH0652872B2 (ja) | ディジタルアナログ変換器 | |
| US4114149A (en) | Current comparator for an improved analog-to-digital converter method and apparatus | |
| JPH0262123A (ja) | 直並列型ａ／ｄ変換器 | |
| JPH02268523A (ja) | ディジタル―アナログ変換器 | |
| CN108981940A (zh) | 一种温度传感器 | |
| JP3292070B2 (ja) | Ｄ／ａ変換器 | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| JPH0547006B2 (ja) | ||
| JP3092340B2 (ja) | Ｐｄｍ変換装置 | |
| JPH0319430A (ja) | デイジタルーアナログ変換器 | |
| CN111399574B (zh) | 一种可编程电压源 | |
| JP3125116B2 (ja) | Ａｄコンバータ | |
| SU1163314A1 (ru) | Стабилизатор посто нного тока | |
| JPH0514200A (ja) | 高精度化ａｄコンバータ | |
| CN108446098B (zh) | 求两个输入电压间比例值的方法 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JPS6149524A (ja) | アナログデイジタル変換器 | |
| JPH0685675A (ja) | Ａ／ｄ変換器 |