JPH02273958A - 半導体用パッケージの封止方法 - Google Patents

半導体用パッケージの封止方法

Info

Publication number
JPH02273958A
JPH02273958A JP1096811A JP9681189A JPH02273958A JP H02273958 A JPH02273958 A JP H02273958A JP 1096811 A JP1096811 A JP 1096811A JP 9681189 A JP9681189 A JP 9681189A JP H02273958 A JPH02273958 A JP H02273958A
Authority
JP
Japan
Prior art keywords
lid
bonding
package
adhesive
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1096811A
Other languages
English (en)
Other versions
JP2647194B2 (ja
Inventor
Katsunori Nishiguchi
勝規 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1096811A priority Critical patent/JP2647194B2/ja
Priority to US07/505,591 priority patent/US5064782A/en
Priority to CA002014311A priority patent/CA2014311C/en
Priority to AU53103/90A priority patent/AU637092B2/en
Priority to DE69023531T priority patent/DE69023531T2/de
Priority to EP90107037A priority patent/EP0392539B1/en
Publication of JPH02273958A publication Critical patent/JPH02273958A/ja
Application granted granted Critical
Publication of JP2647194B2 publication Critical patent/JP2647194B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0438—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]

Landscapes

  • Die Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Measuring Fluid Pressure (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、接着剤を介在させてパッケージ本体にリッド
を接着することにより、半導体チップをパッケージ本体
内に封入する半導体用パッケージ及びその封止方法に関
するものである。
〔従来の技術〕
半導体用パッケージは、一般に矩形のパッケージ本体と
矩形のリッドとで構成されている。従来の半導体用パッ
ケージでは、矩形に形成されたパッケージ本体の接着部
であるメタライズ部に、接告剤である対土用はんだを介
在させた後、全体を加熱しなからリッドを押圧して接着
し、パッケージ本体の封止を行うようにしている。
〔発明が解決しようとする課題〕
ところで、半導体チップの表面は、外気の温度゛や埃等
に敏感である・ため、半導体チップを外気から遮断して
不活性化を図るべくパッケージ内に封入する技術が要求
される。
しかるに、メタライズ部に対し単にリッドを加熱しなが
ら押圧する従来の方法では、メタライズ部とリッドの重
なり合った封止部分であるリークバス内にボイド（気泡
）が残り易く、内部の封入ガスが漏れるリーク不良が発
生しがちであった。
ところで、リークバスは接着剤の余分なはみ出し等を考
えた場合なるべく短くした方が良いし、近年のＬＮ　（
Ｌｏｗ　　Ｎｏ　ｉ　ｓ　ｅ）ＦＥＴを実装する小型パ
ッケージ等では、パッケージの小型化が進みそれに伴い
リークバスが短くなりつつある。
したがって、益々リーク不良が発生しがちであり、歩留
まり悪化させる原因として大きな問題となっていた。
本発明は、パッケージ本体及びリッドに接着剤を馴染ま
せることにより、リーク不良を低減する半導体用パッケ
ージ及びその封止方法を提供することをその目的とする
。
〔課題を解決するための手段〕
上記目的を達成すべく、請求項１の発明では、半導体チ
ップを収容するパッケージ本体をリッドで封止した半導
体用パッケージにおいて、前記パッケージ本体に形成さ
れた環状の接着部と、この接着部と前記リッドとの間に
介在され、前記パッケージ本体と前記リッドの少なくと
もどちらか一方を、当該接着部と同心円上に回動させた
後固化させた接着剤とを備えるようにした。
また、請求項２の発明にあっては、半導体チップを収容
するパッケージ本体をリッドで封止する半導体用パッケ
ージの封止方法において、前記パッケージ本体に環状の
接着部を形成し、“接着剤を介在させた当該接着部に対
し、前記リッドを押圧しながら同心円上に回動させて接
着するようにした。
〔作用〕
環状に形成した接着部と、接着部と同心同上に回動させ
た後固化させた接着剤とを備えることにより、パッケー
ジ本体とリッドとの間で接着剤が接着部から大きくはみ
出したりパッケージ本体内に垂れ落ちたりすることがな
く、シかも、リークの少ない接着が得られる。
また、接着部に対しリッドを押圧しながら同心円上に回
動させて接着することにより、接着部やリッドに対し接
着剤の馴染みがよくなリポイドの発生を防止することが
できる。
〔実施例〕
第１図及び第２図を参照して、本発明を小型セラミック
パッケージに適用した場合について説明する。
パッケージ１は半導体チップＣを収容するパッケージ本
体２と、半導体チップＣをパッケージ本体２内に封入す
るリッド３とから構成されている。
パッケージ本体２には、複数のリードフレーム４が両側
に振分けて設けられており、各リードフレーム４のイン
ナーリード４ａの先端と、半導体チップＣの各ポンディ
ングパッドＣａとの間は、Ａｕ等のワイヤ５によりワイ
ヤボンディングされている。
また、第３図に示すようにパッケージ本体２の上縁２ａ
には、リッド３との接着部であるメタライズ部２ａが形
成されており、パッケージ本体２の封止を行う場合には
、このメタライズ部２ａの上に、シール状の共晶合金等
で構成した接着剤（対土用はんだ）６を載せ、全体を加
熱しなからリッド３をメタライズ部２ａに押圧して接着
する。
このメタライズ部２ａと接着剤６とは、同形状であって
環状に形成される。また、接着剤６は、加熱圧着により
メタライズ部２ａとリッド３との間で溶融して、共晶結
合による環状のり−クパスＲを構成する。
リッド３の外形寸法は、パッケージ本体２の外形寸法よ
り幾分小さく形成され、溶融した接着剤６が外部に垂れ
落ちたり、パッケージ本体２の側面に凸部を形成するこ
とがないようにしている。
次に、第４図を参照してパッケージ封止装置について説
明する。
パッケージ封止装置７は、発熱体で構成されたコレット
８及びベース９とを備え、コレット８でリッド３を真空
吸着すると共に、ベース９でパッケージ本体２を保持す
る。そして、リッド３の位置合せを行った後、コレット
８及びベース９によりパッケージ本体２及びリッド３を
３００℃に加熱し、窒素ガスの雰囲気中において、接着
剤６をセットしたパッケージ本体２に対しリッド３を押
圧しながら回動させて接着を行う。この回動は、リッド
３をメタライズ部２ａと同心円上に回転角度３０度で２
往復するものである。
以上のように、メタライズ部２ａは環状に形成して、接
着の際にリッド３を回動させることにより、メタライズ
部２ａ及びリッド３の接着部３ａと接着剤６との馴染み
が良くなり、ボイド（気泡）をリークパスＲから追い出
すことができる。
尚、本実施例では、パッケージ本体２の外形寸法を１．
５ｍｍＸ１．５ｍｍとし、メタライズ部２ａの外径を１
．３ｍｍ、内径を１．１ｍｍとした。また、接着剤６に
は、Ａ　ｕ　／　Ｓ　ｎ共晶合金のプリフォームの（厚
さ３０μｍ）を用いた。
〔発明の効果〕
以上のように請求項１の発明によれば、リークの少ない
接着が得られるため、封止性を向上することができる。
また、請求項２の発明によれば、ボイドの発生を防止し
て封止性を向上することができるため、リーク不良を低
減でき、或いはリークバスを短くでき、パッケージの小
型化が進んでも歩留まりを向上できる効果を有する。
【図面の簡単な説明】
第１図は本発明の実施例である半導体用パッケージの裁
断側面図、第２図はリッド接着前の半導体の平面図、第
３図は封止部回りの拡大断面図、第４図はパッケージ封
止装置の部分裁断側面図である。 １・・・パッケージ、２・・・パッケージ本体、２ａ・
・・メタライズ部、３・・・リッド、６・・・接着剤、
７・・・パッケージ封止装置、８・・・コレット、Ｃ・
・・半導体チップ。 パッケージの断面構造 第】図 第３図 パッケージの平面構造 第２図 第４図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップを収容するパッケージ本体をリッドで
    封止した半導体用パッケージにおいて、前記パッケージ
    本体に形成された環状の接着部と、 この接着部と前記リッドとの間に介在され、前記パッケ
    ージ本体と前記リッドの少なくともどちらか一方を、当
    該接着部と同心円上に回動させた後固化させた接着剤と
    を備えたことを特徴とする半導体用パッケージ。 ２、半導体チップを収容するパッケージ本体をリッドで
    封止する半導体用パッケージの封止方法において、 前記パッケージ本体に環状の接着部を形成し、接着剤を
    介在させた当該接着部に対し、前記リッドを押圧しなが
    ら同心円上に回動させて接着することを特徴とする半導
    体用パッケージの封止方法。
JP1096811A 1989-04-17 1989-04-17 半導体用パッケージの封止方法 Expired - Fee Related JP2647194B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1096811A JP2647194B2 (ja) 1989-04-17 1989-04-17 半導体用パッケージの封止方法
US07/505,591 US5064782A (en) 1989-04-17 1990-04-06 Method of adhesively and hermetically sealing a semiconductor package lid by scrubbing
CA002014311A CA2014311C (en) 1989-04-17 1990-04-10 Semiconductor device package and sealing method therefore
AU53103/90A AU637092B2 (en) 1989-04-17 1990-04-10 A sealing method for a semiconductor device package
DE69023531T DE69023531T2 (de) 1989-04-17 1990-04-12 Packung für Halbleiteranordnung und Dichtungsverfahren dafür.
EP90107037A EP0392539B1 (en) 1989-04-17 1990-04-12 Semiconductor device package and sealing method therefore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1096811A JP2647194B2 (ja) 1989-04-17 1989-04-17 半導体用パッケージの封止方法

Publications (2)

Publication Number Publication Date
JPH02273958A true JPH02273958A (ja) 1990-11-08
JP2647194B2 JP2647194B2 (ja) 1997-08-27

Family

ID=14174984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1096811A Expired - Fee Related JP2647194B2 (ja) 1989-04-17 1989-04-17 半導体用パッケージの封止方法

Country Status (6)

Country Link
US (1) US5064782A (ja)
EP (1) EP0392539B1 (ja)
JP (1) JP2647194B2 (ja)
AU (1) AU637092B2 (ja)
CA (1) CA2014311C (ja)
DE (1) DE69023531T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049092A (ja) * 2007-08-16 2009-03-05 Nippon Avionics Co Ltd パッケージの封止方法およびパッケージの封止装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US5703436A (en) * 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
US5707745A (en) 1994-12-13 1998-01-13 The Trustees Of Princeton University Multicolor organic light emitting devices
US6548956B2 (en) 1994-12-13 2003-04-15 The Trustees Of Princeton University Transparent contacts for organic devices
US6358631B1 (en) 1994-12-13 2002-03-19 The Trustees Of Princeton University Mixed vapor deposited films for electroluminescent devices
JPH09246904A (ja) * 1996-03-14 1997-09-19 Citizen Watch Co Ltd 表面実装型水晶振動子
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
KR100485342B1 (ko) * 1997-12-12 2005-08-23 삼성전자주식회사 세라믹패키지의덮개봉합장치
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
KR100400218B1 (ko) * 2000-08-18 2003-10-30 삼성전자주식회사 마이크로 액튜에이터 및 그 제조방법
DE10120256C1 (de) * 2001-04-25 2002-11-28 Siemens Production & Logistics Anschlußgehäuse für ein elektronisches Bauelement
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6958446B2 (en) * 2002-04-17 2005-10-25 Agilent Technologies, Inc. Compliant and hermetic solder seal
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
JP4285753B2 (ja) 2004-06-21 2009-06-24 田中貴金属工業株式会社 ハーメチックシールカバー及びその製造方法
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
DE102008028404B4 (de) * 2008-06-17 2013-07-18 Saw Instruments Gmbh Kartusche mit integriertem SAW Sensor
TW201034129A (en) * 2009-03-11 2010-09-16 High Conduction Scient Co Ltd Frame-type copper- clad ceramic substrate and the manufacturing method thereof
US10128161B2 (en) 2011-10-27 2018-11-13 Global Circuit Innovations, Inc. 3D printed hermetic package assembly and method
US9966319B1 (en) 2011-10-27 2018-05-08 Global Circuit Innovations Incorporated Environmental hardening integrated circuit method and apparatus
US10002846B2 (en) 2011-10-27 2018-06-19 Global Circuit Innovations Incorporated Method for remapping a packaged extracted die with 3D printed bond connections
US10109606B2 (en) 2011-10-27 2018-10-23 Global Circuit Innovations, Inc. Remapped packaged extracted die
US9935028B2 (en) 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US10177054B2 (en) 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
US9870968B2 (en) 2011-10-27 2018-01-16 Global Circuit Innovations Incorporated Repackaged integrated circuit and assembly method
US10147660B2 (en) 2011-10-27 2018-12-04 Global Circuits Innovations, Inc. Remapped packaged extracted die with 3D printed bond connections
US20170032958A1 (en) * 2015-07-28 2017-02-02 Infineon Technologies Americas Corp. Method for Cleaning Hermetic Semiconductor Packages
US10115645B1 (en) 2018-01-09 2018-10-30 Global Circuit Innovations, Inc. Repackaged reconditioned die method and assembly
JP2020129629A (ja) * 2019-02-12 2020-08-27 エイブリック株式会社 光センサ装置およびその製造方法
US11508680B2 (en) 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die
DE102021116237A1 (de) * 2021-06-23 2022-12-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932156A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 半導体装置のキヤツプ取付構造
JPS60223142A (ja) * 1984-04-20 1985-11-07 Hitachi Ltd 半導体装置
JPS6129155A (ja) * 1984-07-19 1986-02-10 Fujitsu Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711939A (en) * 1970-11-10 1973-01-23 M Stoll Method and apparatus for sealing
JPS5717275A (en) * 1980-07-07 1982-01-28 Nippon Kogaku Kk <Nikon> Electronic camera
JPS5852855A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd キヤツプ接着方法
JPS61276237A (ja) * 1985-05-31 1986-12-06 Hitachi Ltd 半導体パツケ−ジの気密封止方法およびその装置
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932156A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 半導体装置のキヤツプ取付構造
JPS60223142A (ja) * 1984-04-20 1985-11-07 Hitachi Ltd 半導体装置
JPS6129155A (ja) * 1984-07-19 1986-02-10 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049092A (ja) * 2007-08-16 2009-03-05 Nippon Avionics Co Ltd パッケージの封止方法およびパッケージの封止装置

Also Published As

Publication number Publication date
EP0392539B1 (en) 1995-11-15
JP2647194B2 (ja) 1997-08-27
AU637092B2 (en) 1993-05-20
US5064782A (en) 1991-11-12
DE69023531D1 (de) 1995-12-21
EP0392539A2 (en) 1990-10-17
EP0392539A3 (en) 1992-05-06
AU5310390A (en) 1990-10-18
CA2014311C (en) 1993-08-03
DE69023531T2 (de) 1996-05-02
CA2014311A1 (en) 1990-10-17

Similar Documents

Publication Publication Date Title
JP2647194B2 (ja) 半導体用パッケージの封止方法
JP3359846B2 (ja) 半導体装置
US4025716A (en) Dual in-line package with window frame
JPH10125825A (ja) チップ型デバイスの封止構造およびその封止方法
US4183135A (en) Hermetic glass encapsulation for semiconductor die and method
JPS62241355A (ja) 半導体装置
JPS62174956A (ja) プラスチツク・モ−ルド型半導体装置
JPS58127474A (ja) 固体撮像装置
US4151638A (en) Hermetic glass encapsulation for semiconductor die and method
JPS6313337A (ja) 半導体素子の実装方法
JPH0366152A (ja) 半導体集積回路モジュール
JPS5824446Y2 (ja) 半導体装置
JPS60132347A (ja) 半導体装置の製造方法
JPH05121492A (ja) Ｔａｂテープ
JPS6333852A (ja) 半導体素子の封止構造
JPH04129253A (ja) 半導体パッケージ
JPS6222456B2 (ja)
JPH051240U (ja) 封止用治具
JPH0448755A (ja) パッケージ型半導体装置の製造方法
KR0175295B1 (ko) 페이스다운방식을 이용한 반도체칩의 시일링방법
JP2002330049A (ja) 弾性表面波装置およびその製造方法
JPH05211268A (ja) 半導体装置
JPS6130057A (ja) 半導体装置
KR19980079223A (ko) 반도체 장치 및 그의 제조 방법
JPS62213144A (ja) 集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees