JPH02274109A - 電流増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、入力電流を受ける入力端子と、第１及び第２
出力電流をそれぞれ生じる第１及び第２出力端子と、コ
レクタ−エミッタ通路が前記の第１出力端子及び前記の
入力端子間に配置され、ベースがバイアス電圧を受ける
ためにバイアス電圧端子に結合された第１トランジスタ
と、入力端子、出力端子及び共通端子を有する第１電流
ミラー回路とを具える電流増幅器であって、前記の第１
電流ミラー回路の入力端子は電流増幅器の入力端子に結
合され、前記の第１電流ミラー回路の出力端子は電流増
幅器の第２出力端子に結合され、前記の第１電流ミラー
回路の共通端子は電源端子に結合され、前記の第１電流
ミラー回路の入力端子は少なくとも２つの直列接続半導
体接合により前記の共通端子に結合されている当該電流
増幅器に関するものである。

（従来の技術） このような電流増幅器は欧州特許第ＥＰ０，０５５，７
２４号の第２図に開示されており既知である。この既知
の電流増幅器では、この電流増幅器の入力端子に供給さ
れる入力電流が２部分に分岐される。第１の部分は第１
トランジスタのエミッターコレクタ通路を経て第１出力
端子に流れる。第２の部分は第１電流ミラー回路の入力
端子に流れる。第１電流ミラー回路の出力端子は電流増
幅器の第２出力端子に結合されている。電流増幅器の第
１及び第２出力電流を得るために出力端子には適切な負
荷が接続される。入力電流が零の場合、第１及び第２出
力端子を流れる零入力電流の大きさは、第１トランジス
タのベースに結合されたバイアス電圧端子におけるバイ
アス電圧と、第１電流ミラー回路の電流伝達比とによっ
て決定される。第１トランジスタのエミッタライン及び
第り電流ミラー回路の直列接続半導体接合は抵抗を存し
ている。

（発明が解決しようとする課題） しかしこれらの抵抗は第１及び第２出力電流のスイング
を制限する。増大する正の入力電流が電流増幅器の入力
端子に供給されると、直列接続された半導体接合中の抵
抗の両端間の電圧降下が増大する結果としてこの電流増
幅器の入力端子における電圧が増大する。第１トランジ
スタのベースにおけるバイアス電圧は一定である為、電
流増幅器の入力端子における電圧の増大により第１トラ
ンジスタを流れる電流を減少させる。入力電流がある特
定の値である場合、第１トランジスタを流れる電流、従
って電流増幅器の第１出力電流は零となる。これとは逆
に、入力電流が負で増大する場合には、電流増幅器の入
力端子における電圧は第１トランジスタのエミッタライ
ンにおける抵抗の両端間の電圧降下が増大する結果とし
て減少する。結局、電流増幅器の入力端子における電圧
減少により第１電流ミラー回路の直列接続半導体接合を
ターン・オフさせ、電流増幅器の第２出力電流が零とな
る。第１及び第２出力電流のスイングは前記の抵抗の値
を減少させるか或いはこれらの抵抗を短絡させることに
より増大する。抵抗を完全に短絡させると出力スイング
が最大となるも、この場合第１トランジスタのエミッタ
及び第１電流ミラー回路の入力端に分岐される入力電流
部分は互いに等しくならない。その結果、入力電流の変
化に応答する電流増幅器の第１出力電流における相対電
流変化は電流増幅器の第２出力電流における相対電流変
化よりも可成り大きくなる。適切な駆動を行なう場合に
は、第１トランジスタの遷移周波数が小電流に対し減少
するという理由で第１出力電流の帯域幅を減少せしめる
程度に第１出力電流の最小値が減少するおそれがある。

この帯域幅の減少の結果第１出力電流に生じる信号歪が
第１出力電流の有効スイングを制限し、従って電流増幅
器全体の出力スイングを制限する。

本発明の目的は、出力電流スイングを改善した前述した
種類の電流増幅器を提供せんとするにある。

（課題を解決するための手段） 本発明は入力電流を受ける入力端子と、第１及び第２出
力電流をそれぞれ生じる第１及び第２出力端子と、コレ
クタ−エミッタ通路が前記の第１出力端子及び前記の入
力端子間に配置され、ベースがバイアス電圧を受けるた
めにバイアス電圧端子に結合された第１トランジスタと
、入力端子、出力端子及び共通端子を有する第１電流ミ
ラー回路とを具える電流増幅器であって、前記の第１電
流ミラー回路の入力端子は電流増幅器の入力端子に結合
され、前記の第１電流ミラー回路の出力端子は電流増幅
器の第２出力端子に結合され、前記の第１電流ミラー回
路の共通端子は電源端子に結合され、前記の第１電流ミ
ラー回路の入力端子は少なくとも２つの直列接続半導体
接合により前記の共通端子に結合されている当該電流増
幅器において、前記の第１トランジスタのエミッタと電
流増幅器の入力端子との間に、ある個数の直列接続半導
体接合が配置され、この個数は第１電流ミラー回路の入
力端子と前記の共通端子との間の直列接続半導体接合の
個数よりもｌだけ少ない数としたことを特徴とする。

ダイオード接続されたトランジスタのベース−エミッタ
接合とするのが適した半導体接合を第１トランジスタの
エミッタライン中に配置することにより、電流増幅器の
第１及び第２出力電流の瞬時値の積がほぼ一定値に保た
れる。従って、第１出力電流の相対電流変化は第２出力
電流の相対電流変化に応じた良好なものとなる。この場
合双方の出力電流の帯域幅及び信号歪は同等なものとな
る。従って、本発明による電流増幅器の入力端子には、
第１及び第２出力電流を歪ませることな〈従来の電流増
幅器に比べ大きな電流を供給しうる。

第１電流ミラー回路は電流増幅器に課せられた条件に応
じた種々の方法で構成しうる。本発明による電流増幅器
の一実施態様では、第１電流ミラー回路の入力端子が第
２トランジスタのベース−エミッタ接合とダイオード接
続された第３トランジスタのコレクタ−エミッタ通路と
の直列回路を経て前記の共通端子に結合さているととも
に第４トランジスタのコレクタ−エミッタ通路を経て前
記の共通端子に結合され、前記の第４トランジスタのベ
ースは前記の第３トランジスタのベースに結合され、前
記の第１電流ミラー回路の出力端子は前記の第２トラン
ジスタのコレクタに結合され、前記の第１トランジスタ
のエミッタはダイオード接続された第５トランジスタの
ベース−エミッタ接合を経て電流増幅器の入力端子に結
合されているようにする。

第２、第３及び第４トランジスタは、満足な高周波特性
を有し、且つ電流増幅器に用いるのに極めて適するのに
充分正確な電流ミラー回路を構成する。

本発明による電流増幅器の他の実施態様では、第１電流
増幅器の第１及び第２出力端子が第２電流ミラー回路の
入力端子及び出力端子にそれぞれ結合されているように
する。

第２電流ミラー回路を加えることにより、第１及び第２
電流ミラー回路が同じ電流伝達比を有する場合に第２出
力端子に得られる差電流が入力電流に直線的に比例する
ようになる。

第１トランジスタのベースにおけるバイアス電圧は第１
及び第２出力端子番こおける零入力電流を決定する。バ
イアス電圧源は、ベース共通回路で動作する第１トラン
ジスタの高周波特性が悪影響を受けないようにするため
にこの第１トランジスタのベースにおける交流インピー
ダンスを最小にする必要がある。この目的のために本発
明による電流増幅器の他の一実施態様では、この電流増
幅器が更にバイアス電圧源を具え、このバイアス電圧源
は、前記のバイアス電圧端子に結合された入力端子と、
出力端子と、前記の電源端子に結合された共通端子とを
有する第３電流ミラー回路と、エミッタが前記のバイア
ス電圧端子に結合され、ベースが電流源及び前記の第３
電流ミラー回路の出力端子に結合れた第６トランジスタ
とを具え、前記の第３電流ミラー回路ではこの第３電流
ミラー回路の入力端子と前記の共通端子との間で、ある
個数の半導体接合が直列に配置され、この個数は前記の
バイアス電圧端子と電流増幅器の入力端子との間の半導
体接合の個数と、前記の電源端子と電流増幅器の入力端
子との間の半導体接合の個数との合計に等しくする。

第３電流ミラー回路の入力端子に流れる電流は電流源か
らの電流に比例する。電源端子とバイアス電圧端子との
間のベース−エミッタ接合の個数はバイアス電圧源と電
流増幅器とにおいて互いに同じである為、第１及び第２
出力電流における零入力電流も電流源からの電流に比例
する。バイアス電圧端子における出力インピーダンスは
低い。

その理由は、第６トランジスタのエミッタにおける電圧
変化が第６トランジスタのベースにおける逆方向の電圧
変化によって第３電流ミラー回路を介して相殺される為
である。

（実施例） 以下図面につき説明するに、第１図に本発明による電流
増幅器の第１実施例の回路図を示す。トランジスタＴ５
及びＴＩのコレクタ−エミッタ通路の直列回路は入力端
子１を電流増幅器の第１出力端子２に接続する。トラン
ジスタＴ５はそのコレクタをベースに接続することによ
りダイオードとして接続されている。トランジスタＴ１
のベースはバイアス電圧端子３に結合され、このバイア
ス電圧端子はバイアス電圧源４に接続されている。入力
端子１は第１電流ミラー回路６の入力端子５にも結合さ
れ、この第１電流ミラー回路６の出力端子７は電流増幅
器の第２出力端子８に結合されている。

第１電流ミラー回路６はトランジスタＴ２．　Ｔ３及び
Ｔ４を有している。トランジス々Ｔ２及びＴ３のコレク
タ−エミッタ通路は第１電流ミラー回路６の出力端子７
と電源端子９との間に直列に配置されている。トランジ
スタＴ２のベースは第１電流ミラー回路６の入力端子５
に接続されている。トランジスタＴ３のコレクタ及びベ
ースは相互接続され、且つトランジスタＴ４のベースに
も接続され、トランジスタＴ４のベース−エミッタ接合
はトランジスタＴ３のベース−エミッタ接合と並列に配
置されている。

トランジスタＴ４のコレクタは第１電流ミラー回路６の
入力端子５に接続されている。トランジスタＴ３及びＴ
４のエミッタ面積間の比はｎ：１であり、これにより電
流ミラー回路６の電流伝達比を規定する。この電流伝達
比は電流ミラー回路６の出力端子７における電流と入力
端子５における電流との間の比である。トランジスタＴ
１及びＴ５のエミッタ面積は等しく選択する。トランジ
スタＴ２及びＴ３のエミッタ面積も同様とする。

入力電流ｆｉｎは電流増幅器の入力端子１に供給され、
トランジスタＴ５及びＴｌを介して電流増幅器の出力端
子２に与えられる電流■。ｕＬｌと、電流ミラー回路６
の入力端子５に与えられる電流■、とに分割される。電
流１．は電流ミラー回路６の出力端子７にｎ倍の電流を
生ぜしめ、この電流が電流増幅器の出力端子８を流れる
。この場合以下の関係式が成立する。

■。□２＝ｎ１．　　　　　・・・　（１）Ｉ　ｉｎ　
　＝　Ｌ　−Ｌｕｔ＋　　　　・−（２）入力電流１ｒ
ｎが零の場合、出力端子２及び８に流れる零入力電流の
大きさはバイアス電圧源４から生ぜしめられるバイアス
電圧ｖｂｉ□に依存する。

！。ｕｔｌの零入力値がｒｑに等しい場合、Ｉｏｕｔｚ
の零入力電流はｎ・■９に等しくなる。

トランジスタのベース−エミッタ電圧Ｖｂａとこのトラ
ンジスタを流れる電流■との関係は次式に示す周知のダ
イオード式によって与えられる。

Ｖ、、＝　ＶＴ−ｆ、（１＃ｃ）　　　−＝・　（３）
ここにＶＴ及び１．は定数である。ｉｃはトランジスタ
のエミッタ面積に比例する飽和電流である。

トランジスタＴ１及びＴ５のベース電流を無視すると、
これらトランジスタを流れる電流は互いに等しく、これ
らのベース−エミッタ電圧も互いに等しくなる。従って
、トランジスタＴ２及びＴ３のベースーエミック電圧も
互いに等しくなる。トランジスタＴＩＴ５．Ｔ２　及び
Ｔ３のベース−エミッタ電圧の和は次式に示すバイアス
電圧Ｖ　ｂｉ□に等しい。

Ｖｂｉ＋＋　＋　Ｖｂａｓ　＋　Ｖｂａｚ　＋　Ｖｂａ
ｉ　＝Ｖｂｉｍｓ　　”’（４）このバイアス電圧はダ
イオード式（３）を用いると次式となる。

ＶＴ・　（２’　ｌ、　（Ｉｏｕｔ＋／Ｌ　）＋２−　
ｉｎ　（Ｉｏｕｔｚ／ｎ・１ｃ）ｌ・Ｖ１４．　　　　
　　　　・・・　（５）この式（５）から次式（６）が
得られる。

Ｉｏｕｔｌ・ＩｏｕｔＺ−Ｃ・・・（６）ここにＣは入
力端子１　ｉｎが零であると過程することにより計算し
うる定数である。この場合１　ｏｕｔ−Ｉｑ及びｒｏｕ
ＬＺ　＝ｎ　’　ＩＱである為次式（７）が得られる。

１ｏｕｔ＋　’　ｌ０ｕｔＺ　＝ｎ　’　Ｉｑ　’　ｒ
、　　・−（７）従って、電流増幅器の出力電流の積は
一定である。

例えば、Ｉｏｕｔｌが１０倍になるとＩｏｕｔｌが１０
分の１となり、ｒｏｕｔｌが１０分の１になると、Ｉｏ
ｕｔＺが１０倍となる。例えば、電流ミラー回路６の電
流伝達比がｎ＝３であり、バイアス電圧ｖｂｉ□はＩ。

ｕＬｌにおける零入力電流ＩＱが１ｍＡとなるように選
択されているものとする。この場合、ＩｏｕｔＺにおけ
る零入力電流は３ｍＡである。更に、入力型ｍ■ｔｎが
電流増幅器に流れ、この入力電流の値は、ＩｏｕｔＺが
その零入力電流の１０倍、すなわち３０ｍＡとなるよう
な値を有しているものとする。この場合式（７）から明
らかなように、１．□ｌはその零入力電流の１０分の１
、すなわち０．１ｍＡとなる。入力電流１　ｉｎは式（
１）及び（２）により計算でき、９．９ｍＡとなる。同
様な、しかしＩ。ｕｔ２の零入力電流の１０分の１、す
なわち０．３ｍＡであるＩ。ｕＬ２を生ぜしめる逆方向
に向かう入力電流１ｉａに対する弐により、電流■。１
．に対し１０ｍＡの値及び電流１　ｉｎに対し−９，９
ｍＡの値をもたらす。

ダイオード接続したトランジスタＴ５の重要性は式（４
Ｌ　（５）、　（６）及び（力におｔ、ｖ”ｉ：ｖｂ、
５を除外することにより理解しうる。ＩｏｕｔｌとＩ。

ｕＬ２の二乗との積は次式に示すように一定となる。

ｒｏｕＬｉ　’　ＩｏｕＬＺ　’　Ｉｏｕｔｚ＝に＝ｎ
　Ｈｎ・■９・ＩＱ・ＩＱ・−（８）ここにには定数で
ある。ここでＩｏｕＬＺを１０倍にすると、■。ｕＬｌ
は１００分の１に減少する。ＩｏｕＬＺが３０ｍＡに増
大する場合、■。０．は約１０ｍＡの入力端子Ｉｉｎに
対し０．０１ｍＡに減少する。−１０ｍＡの逆に向う入
力電流Ｉｉ＋ｑは約１０ｍＡの電流１ｏｕｔｌと約０　
、９５ｍＡの電流１ｏｕｔ□とを生ぜしめる。トランジ
スタＴ５が無い場合、本例では約＋ｌＯｍＡであるＴｉ
ｎの特有の変化により１．ｕｌｌの電流変化を■。ｕＬ
２の電流変化よりも可成り大きくする。トランジスタＴ
５が無い場合でＩｉｎにおける等しい入力電流状態に対
する【。ｕｌＬｌの最小電流はトランジスタＴ５が存在
する場合よりも可成り小さく（本例では約１０分の１に
）なる。ＩｏｕＬＺの最小値の変化分は可成り小さく　
（本例では約３分の１に）なる。トランジスタＴ１を流
れる最小電流はトランジスタＴ２及びＴ３を流れる最小
電流に比べて、トランジスタＴ１のコレクタ電流が減少
する結果としての遷移周波数の減少が出力電流Ｉｏｕｔ
ｌで明らかとなる程度に小さくなる。出力電流Ｉ０゜。

の帯域幅は減少し、これにより信号歪みを生ぜしめるも
、出力電流Ｉ。ｕｔｌの場合にはこのようにならない。

ダイオード接続トランジスタＴ５を加えることによりト
ランジスタＴ１における相対電流変化は可成り小さくな
り、トランジスタＴ２及びＴ３における相対電流変化と
良好に適合したものとなる。この場合、極値と零入力値
との間の比は双方の出力電流において同じとなり、従っ
てこれら出力電流が同様な高周波信号特性を呈するよう
にもなる。他の点に関しては、入力電流状態が同じ場合
、出力電流Ｉ。ｕｔｌの歪みが小さくなる。しかし、■
。、、ｔｌにおける高周波信号歪みを同じに保つ場合に
は、電流増幅器の電流消費量を減少せしめるために零入
力電流ＩＱを減少せしめることもできる。

第２図は本発明による電流増幅器の第２実施例を示す。

この第２図で第１図と対応する部分に第１図と同じ符号
を付した。この第２図の電流増幅器は、第１図の電流増
幅器の出力端子２及び８にいかなる任意の型ともしうる
第２電流ミラー回路２０を結合したものである。この第
２電流ミラー回路２０の入力端子２１は出力端子２に結
合され、第２電流ミラー回路の出力端子２２は出力端子
８に結合されている。この結合は直接又は適切なインピ
ーダンスを介して行なうことができる。第２電流ミラー
回路２０は更に、適切な電源電圧が供給される共通端子
２３を有する。第２電流ミラー回路２０の出力端子２２
に接続された出力端子２４には、この第２電流ミラー回
路２０の電流伝達比を第１電流ミラー回路６の電流伝達
比に等しく選択した場合、ｎｉ４□に等しい大きさの差
電流■４が得られる。その理由は、差電流Ｉ４が次式を
満足する為である。

Ｉｄ　＝Ｑ＋　ＩｏｕＬｌ−Ｉｏｕｔｔ　　・・・（９
）この場合、式（１）を用いた弐（２）により、比１．
　／［ｉ。

を次式で書表わすことができる。

ｌａ／Ｉｔｎ＝（ｎ　＋　ＩｏｕＬｌ−ｒｏｕｔｚ）／
　（（ＩＯｕｔｚ／ｎＬ■。ｕｔｌ　：］　＝ｎ　　　
　　　　　−ＱＯ）第２図に示す電流増幅器は入力端子
１における電流分岐に依存しない線形電流利得Ｌ／Ｔｉ
、を有する。この場合もダイオード接続トランジスタＴ
５がトランジスタＴ１における電流変化を制限し、Ｉｏ
ｕｔｌ及びｎ弓。Ｕ□における従って差電流Ｉ、におけ
る帯域幅の損失を伴うことなく出力のスイングを太き（
且つ直線的とする。従って、本例の電流増幅器は、零入
力電流が小さく、出力のスイングが太き（、帯域幅が大
きなＡＢ級電流増幅器として用いるのに極めて適してい
る。

第３ａ及び３Ｌ図はバイアス電圧源４の２例を示す。第
３ａ及び３Ｌ図で第１図の符号と同じ符号は第１図と同
じ意味を有する。第３ａ図に示す例では、トランジスタ
Ｔ６のエミッタがバイアス電圧端子３と、トランジスタ
Ｔ７〜Ｔｌｌを有する第３電流ミラー回路の入力端子１
１とに結合されている。

入力端子１１はトランジスタＴ８の短絡コレクターベー
ス接合に接続され、このトランジスタのペースエミッタ
接合はトランジスタＴ７のベース−エミッタ接合と並列
に配置されている。トランジスタＴ７のコレクタは第３
電流ミラー回路の出力端子１３に接続され、この出力端
子１３はトランジスタＴ６のベース及び電流源１４に接
続されている。トランジスタＴ６のコレクタ及び電流源
１４は他の電源端子１０に接続されている。トランジス
タＴ７及びＴ８のエミッタが結合されているノードは３
つのダイオード接続トランジスタＴ９．Ｔ１０及びＴｌ
ｌの回路を経て第３電流ミラー回路の共通端子１２に結
合されている。この共通端子１２は電源端子９に接続さ
れている。バイアス電圧端子３と電源端子９との間のベ
ース−エミッタ接合の個数は４である。この数は第１図
に示す回路におけるのと同じである。このトランジスタ
構造によれば、第１図に示す回路の出力端子２及び８に
おける零入力電流を殆ど温度に依存しなくするとともに
電流源１４からの電流Ｉに比例するようにする。

第１図における電流増幅器のトランジスタＴ１はベース
共通回路で動作する。バイアス電圧端子におけるインピ
ーダンスを低くすることによりトランジスタＴ１の高周
波特性を促進する。従ってバイアス電圧源４の出力イン
ピーダンスはできるだけ小さ（する必要がある。これは
第３ａ図に示す回路では、トランジスタＴ６のエミッタ
からトランジスタＴ８及びＴ７を経るトランジスタＴ６
のベースへの負帰還ループにより達成される。トランジ
スタＴ６のエミッタにおける電圧が増大するとトランジ
スタＴ８のコレクタ電流を増大させる。これによりトラ
ンジスタＴ７のコレクタ電流を増大させることによりト
ランジスタＴ６のベースにおける電圧を減少させ、これ
によりトランジスタＴ６のエミッタにおける電圧増大を
相殺する。

第３ｂ図に示すバイアス電圧源４は第３図に示すものの
変形であり、対応する部分には同じ符号を付しである。

この場合、３つのダイオード接続トランジスタＴ９．Ｔ
１０及びＴｌｌを有する回路が、トランジスタＴ７及び
Ｔ８のエミッタ間の共通ノードと共通端子１２との間で
はなくトランジスタＴ６のエミッタとトランジスタＴ８
のコレクタとの間に配置されている。この回路は第３ａ
図に示す回路と同様に動作する。

本発明は上述した実施例に限定されず、幾多の変更を加
えうろこと勿論である。図示のＮＰＮ　　トランジスタ
の代りにＰＮＰ　　）ランジスタを用いることもできる
。第１及び２図の電流増幅器の第１電流ミラー回路６が
、入力端子５と電源端子９との間に配置されたベース−
エミッタ接合の個数が図示の２よりも多い型のものであ
る場合、入力端子１における電流分岐を好ましいものと
するためには同数の追加のダイオード接続トランジスタ
をトランジスタＴ５と直列に配置する必要がある。この
場合、バイアス電圧端子３とバイアス電圧＃４における
共通端子１２との間のダイオード接続トランジスタの個
数を、バイアス電圧源における端子３及び９間のベース
−エミッタ接合の個数が第１及び２図に示す電流増幅器
におけるベース−エミッタ接合の個数と同じになるよう
にする必要もある。

バイアス電圧源４における第３電流ミラー回路１７〜Ｔ
ｌｌを異なるように実現することもできる。

例えば、この第３電流ミラー回路を第１及び２図に示す
第１電流ミラー回路と同種類のものとすることができる
。この場合、第３電流ミラー回路の入力端子１１及び共
通端子１２間のベース−エミッタ接合の個数を一定に保
つためには、ダイオード接続トランジスタを１つだけ少
なくする必要がある。

トランジスタＴ６は複合トランジスタ、例えばダーリン
トントランジスタとすることができる。或いはまたトラ
ンジスタＴ６に対しユニポーラ型（ｒａｔ）のトランジ
スタを用いることもできる。更に、トランジスタＴ６の
エミッタとバイアス電圧端子３との間にインピーダンス
を配置することができる。

電流ミラー回路２０は必ずしも電流増幅器の他の部分に
おけるのと同じ型のトランジスタを有するようにする必
要はない。例えば、ＭＯＳ　　トランジスタを用いるこ
ともできる。更に、バイアス電圧源４を他のいかなる既
知の方法で形成することもできる。

【図面の簡単な説明】

第１及び２図は、本発明による電流増幅器の２つの実施
例を示す回路図、 第３ａ及び３ｂ図は、本発明による電流増幅器のバイア
ス電圧源の２例を示す回路図である。 １・・・入力端子 ２・・・第１出力端子 ３・・・バイアス電圧端子 ４・・・バイアス電圧源 ６・・・第１電流ミラー回路 ８・・・第２出力端子 ９．１０・・・電源端子 １４・・・電流源 ２０・・・第２電流ミラー回路 ＦＩＧ、３ａ ＦＩＧ、３ｂ

Claims (1)

1. 【特許請求の範囲】 １、入力電流を受ける入力端子と、 第１及び第２出力電流をそれぞれ生じる第１及び第２出
   力端子と、 コレクタ−エミッタ通路が前記の第１出力端子及び前記
   の入力端子間に配置され、ベースがバイアス電圧を受け
   るためにバイアス電圧端子に結合された第１トランジス
   タと、 入力端子、出力端子及び共通端子を有する第１電流ミラ
   ー回路と を具える電流増幅器であって、前記の第１電流ミラー回
   路の入力端子は電流増幅器の入力端子に結合され、前記
   の第１電流ミラー回路の出力端子は電流増幅器の第２出
   力端子に結合され、前記の第１電流ミラー回路の共通端
   子は電源端子に結合され、前記の第１電流ミラー回路の
   入力端子は少なくとも２つの直列接続半導体接合により
   前記の共通端子に結合されている当該電流増幅器におい
   て、 前記の第１トランジスタのエミッタと電流増幅器の入力
   端子との間に、ある個数の直列接続半導体接合が配置さ
   れ、この個数は第１電流ミラー回路の入力端子と前記の
   共通端子との間の直列接続半導体接合の個数よりも１だ
   け少ない数としたことを特徴とする電流増幅器。 ２、請求項１に記載の電流増幅器において、第１電流ミ
   ラー回路の入力端子が第２トランジスタのベース−エミ
   ッタ接合とダイオード接続された第３トランジスタのコ
   レクタ−エミッタ通路との直列回路を経て前記の共通端
   子に結合さているとともに第４トランジスタのコレクタ
   −エミッタ通路を経て前記の共通端子に結合され、前記
   の第４トランジスタのベースは前記の第３トランジスタ
   のベースに結合され、前記の第１電流ミラー回路の出力
   端子は前記の第２トランジスタのコレクタに結合され、
   前記の第１トランジスタのエミッタはダイオード接続さ
   れた第５トランジスタのベース−エミッタ接合を経て電
   流増幅器の入力端子に結合されていることを特徴とする
   電流増幅器。 ３、請求項１又は２に記載の電流増幅器において、電流
   増幅器の第１及び第２出力端子が第２電流ミラー回路の
   入力端子及び出力端子にそれぞれ結合されていることを
   特徴とする電流増幅器。 ４、請求項３に記載の電流増幅器において、第１及び第
   ２電流ミラー回路の、入力端子から出力端子への電流伝
   達比を互いにほぼ同じとしたことを特徴とする電流増幅
   器。 ５、請求項１〜４のいずれか一項に記載の電流増幅器に
   おいて、この電流増幅器が更にバイアス電圧源を具え、
   このバイアス電圧源は、前記のバイアス電圧端子に結合
   された入力端子と、出力端子と、前記の電源端子に結合
   された共通端子とを有する第３電流ミラー回路と、 エミッタが前記のバイアス電圧端子に結合され、ベース
   が電流源及び前記の第３電流ミラー回路の出力端子に結
   合れた第６トランジスタと を具え、前記の第３電流ミラー回路ではこの第３電流ミ
   ラー回路の入力端子と前記の共通端子との間で、ある個
   数の半導体接合が直列に配置され、この個数は前記のバ
   イアス電圧端子と電流増幅器の入力端子との間の半導体
   接合の個数と、前記の電源端子と電流増幅器の入力端子
   との間の半導体接合の個数との合計に等しくしたことを
   特徴とする電流増幅器。 ６、請求項５に記載の電流増幅器において、前記の第３
   電流ミラー回路の出力端子は第７トランジスタのコレク
   タに結合され、この第７トランジスタのベース−エミッ
   タ接合はダイオード接続された第８トランジスタのベー
   ス−エミッタ接合と並列に配置され、この第８トランジ
   スタのコレクタは第３電流ミラー回路の入力端子に結合
   され、第７及び第８トランジスタのエミッタ相互間の共
   通ノードは第３電流ミラー回路の共通端子に結合されて
   いることを特徴とする電流増幅器。 ７、請求項６に記載の電流増幅器において、前記の共通
   ノードが複数個のダイオード接続トランジスタの直列接
   続コレクタ−エミッタ通路の回路を経て第３電流ミラー
   回路の共通端子に結合されていることを特徴とする電流
   増幅器。 ８、請求項６に記載の電流増幅器において、第８トラン
   ジスタのコレクタが複数個のダイオード接続トランジス
   タの直列接続コレクタ−エミッタ通路の回路を経て第３
   電流ミラー回路の入力端子に結合されていることを特徴
   とする電流増幅器。 ９、請求項７又は８に記載の電流増幅器において、前記
   の複数個が３個であることを特徴とする電流増幅器。