JPH02275661A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH02275661A
JPH02275661A JP1097966A JP9796689A JPH02275661A JP H02275661 A JPH02275661 A JP H02275661A JP 1097966 A JP1097966 A JP 1097966A JP 9796689 A JP9796689 A JP 9796689A JP H02275661 A JPH02275661 A JP H02275661A
Authority
JP
Japan
Prior art keywords
lead frame
circuit board
integrated circuit
circuit device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1097966A
Other languages
English (en)
Inventor
Toshio Komiyama
込山　利男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1097966A priority Critical patent/JPH02275661A/ja
Publication of JPH02275661A publication Critical patent/JPH02275661A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関する。
〔従来の技術〕
従来、この種の技術は、第４図〜第６図に示す通り、回
路基板３とリードフレームの外部引出し用端子１が回路
基板３のスルーホール８により電気的及び機械的に接続
され、この回路基板３に能動素子６．受動素子１０等を
搭載し、電気的に接続し、回路を形成した後、外装樹脂
２にて封止した構造となっている。この回路基板３とリ
ードフレームの外部引出し用端子１は品質毎にスルーホ
ール８の穴位置が違うなめ、汎用性がないものとなって
いた。
〔発明が解決しようとする課題〕
上述した従来の接続技術は、回路基板とリードフレーム
の外部引出し端子とアイランド共に、各品種に対応した
スルーホールの穴を設けているため、他品種には使用で
きない、従って、汎用性がないという欠点がある。
本発明の目的は、汎用性のあるリードフレー１１を用い
た混成集積回路装置を提供することにある。
〔課題を解決するための手段〕
本発明は、外部引出し用端子とアイランド部を有するリ
ードフレームの面記外部引出し用端子がスルーホールと
アイランド部を有する回路基板に前記スルーホールによ
り電気的及び機械的に接続され、前記回路基板に能動素
子、受動素子等を搭載し、電気的に接続して回路を形成
した後、外装樹脂封止した混成集積回路装置に於いて、
それぞれアイランド部の無い前記回路基板と前記リード
フレームを用いている。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示す平面図、第２図は第１
図のリードフレームの平面図、第３図は第１図の断面図
である。
第１図〜第３図に示すように、回路基板３とリードフレ
ーム＼の外部引出し用端子をスルーホール８により、電
気的１機械的に接続し、回路パターン４Ｌにペースト１
１を用いて能動素子６．受動素子１０等を搭載し、金属
細線５等を用いて電気的に接続し、回路を形成する。そ
の後、外装樹脂２で封止する。本実施例の混成集積回路
の構造は、リードフレーム１のアイランド部を無くすこ
とにより汎用性のあるリードフレームとなる。
本実施例の構造を収ることにより、リードフレームおよ
び回路基板は回路パターンの変更のみにより多品種に対
応可能となり汎用性、短納期対応が可能となる。
〔発明の効果〕
以上説明したように本発明は、回路基板とリードフレー
ムのアイランド部を無しであるため、回路基板のスルー
ホール位置に制約されることがないため、回路基板のパ
ターンの変更のみにより、多品種対応が可能となる。従
って、汎用性を持たせられることにより、リードフレー
ム及び回路基板等、資材費のコストダウンと短納期対応
が可能となる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す平面図、第２図は第１
図のリードフレームの平面図、第３図は第１図の断面図
、第４図は従来の混成集積回路装置の一例の平面図、第
５図は第４図のリードフレームの平面図、第６図は第４
図の断面図である。 １・・・リードフレーム、２・・・外装樹脂、３・・・
回路基板、４・・・回路パターン、５・・・金属細線、
６・・・能動素子、７・・・アイランド部、８・・・ス
ルーホール、９・・・接着剤、１０・・・受動素子、１
１・・・ペース１〜。 代理人　弁理士　　内　原　　晋

Claims (1)

    【特許請求の範囲】
  1. 　外部引出し用端子とアイランド部を有するリードフレ
    ームの前記外部引出し用端子がスルーホールとアイラン
    ド部を有する回路基板に前記スルーホールにより電気的
    及び機械的に接続され、前記回路基板に能動素子，受動
    素子等を搭載し、電気的に接続して回路を形成した後、
    外装樹脂封止した混成集積回路装置に於いて、それぞれ
    アイランド部の無い前記回路基板と前記リードフレーム
    を用いたことを特徴とする混成集積回路装置。
JP1097966A 1989-04-17 1989-04-17 混成集積回路装置 Pending JPH02275661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1097966A JPH02275661A (ja) 1989-04-17 1989-04-17 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1097966A JPH02275661A (ja) 1989-04-17 1989-04-17 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH02275661A true JPH02275661A (ja) 1990-11-09

Family

ID=14206412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1097966A Pending JPH02275661A (ja) 1989-04-17 1989-04-17 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH02275661A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426493B1 (ko) * 2001-06-14 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426493B1 (ko) * 2001-06-14 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법

Similar Documents

Publication Publication Date Title
JPH04152191A (ja) Ｔａｂ基板及びそれを用いた非接触ｉｃカード
JP2705408B2 (ja) 混成集積回路装置
JPH04118987A (ja) チップ部品の実装方法
JPH01143389A (ja) ハイブリッド集積回路装置
JPH01207918A (ja) リードレス部品及び電気配線体
JPS6314474Y2 (ja)
JPS62142338A (ja) 半導体装置用パツケ−ジ
JP2772897B2 (ja) リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法
JPS6244556Y2 (ja)
JPS63258048A (ja) 半導体装置
JPH0710510Y2 (ja) 混成集積回路用モジュール
JPH054295Y2 (ja)
JPS6242539Y2 (ja)
JPH02239577A (ja) 表面実装用混成集積回路
JPH0353864U (ja)
JPH0749823Y2 (ja) 回路基板
JPH0488664A (ja) 絶縁基材を有するリードフレーム
JPS62156894A (ja) ネツトワ−ク電子部品の製造方法
JPH01214197A (ja) プリント配線板
JPS6133624Y2 (ja)
JPH033354A (ja) 半導体装置
JPH04162466A (ja) 半導体装置用リードフレーム
JPH0287656A (ja) 混成集積回路
JPS62156895A (ja) ネツトワ−ク電子部品の製造方法
JPH02177386A (ja) 電子デバイス