JPH0227599A - 不揮発性メモリの制御方式 - Google Patents
不揮発性メモリの制御方式Info
- Publication number
- JPH0227599A JPH0227599A JP63177292A JP17729288A JPH0227599A JP H0227599 A JPH0227599 A JP H0227599A JP 63177292 A JP63177292 A JP 63177292A JP 17729288 A JP17729288 A JP 17729288A JP H0227599 A JPH0227599 A JP H0227599A
- Authority
- JP
- Japan
- Prior art keywords
- section
- data
- ram
- rewriting
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＮＯＶＲＡＭのＲＡＭ部のデータ内容に書換
え、及び、ＲＡＭ部からＲＯＭ部へのデータストアを制
御する制御方式に関する。
え、及び、ＲＡＭ部からＲＯＭ部へのデータストアを制
御する制御方式に関する。
ＮＯＶＲＡＭは民生用の小型コンピュータから業務用の
大型コンピュータまで広く用いられており、近年のコン
ピュータ技術の高度化に伴ってＮＯＶＲＡＭの制御もよ
り一層の確実さが要求されてきている。
大型コンピュータまで広く用いられており、近年のコン
ピュータ技術の高度化に伴ってＮＯＶＲＡＭの制御もよ
り一層の確実さが要求されてきている。
ＮＯＶＲＡＭは一般にＲＡＭ部及びＲＯＭ部から構成さ
れており、システムの運用上、ＮＯＶＲＡＭ制御部から
の制御信号により、ＲＡＭ部のデータ内容が新たに書換
えられたり、新たに書換えられたＲＡＭ部のデータ内容
がＲＯＭ部へストアされたりする。特に、電源切断時に
はこのままにしておくとＲＡＭ部のデータ内容が消滅す
るので電源切断を検出すると、ＲＡＭ部のデータ内容を
ＲＯＭ部ヘスドアしてデータ内容を保存する。
れており、システムの運用上、ＮＯＶＲＡＭ制御部から
の制御信号により、ＲＡＭ部のデータ内容が新たに書換
えられたり、新たに書換えられたＲＡＭ部のデータ内容
がＲＯＭ部へストアされたりする。特に、電源切断時に
はこのままにしておくとＲＡＭ部のデータ内容が消滅す
るので電源切断を検出すると、ＲＡＭ部のデータ内容を
ＲＯＭ部ヘスドアしてデータ内容を保存する。
電源切断時において、ＲＯＭ部のデータ内容がＲＡＭ部
のデータ内容と同じである場合（つまり、ＲＡＭ部へ新
たにデータ書換えがなされる前）、ＲＡＭ部のデータ内
容をＲＯＭ部へストアする必要はない、然るに、前記従
来のシステムは、電源切断時、ＲＡＭ部へ新たにデータ
書換えがなされているか否かに拘らず、常にストア゛動
作を行なうように制御する。従って、不必要な制御動作
となり、この結果、ＮＯＶＲＡＭ （一般にストア動作
の回数に制限がある）の寿命が短くなり、確実なｗ４Ｉ
ＩＩｌを行なうことができない問題点があった。
のデータ内容と同じである場合（つまり、ＲＡＭ部へ新
たにデータ書換えがなされる前）、ＲＡＭ部のデータ内
容をＲＯＭ部へストアする必要はない、然るに、前記従
来のシステムは、電源切断時、ＲＡＭ部へ新たにデータ
書換えがなされているか否かに拘らず、常にストア゛動
作を行なうように制御する。従って、不必要な制御動作
となり、この結果、ＮＯＶＲＡＭ （一般にストア動作
の回数に制限がある）の寿命が短くなり、確実なｗ４Ｉ
ＩＩｌを行なうことができない問題点があった。
〔８題を解決するための手段〕
第１図は本発明の原理図を示す。同図中、１０はＲＡＭ
部、１１はＲＯＭ部で、ＲＡＭ部１０及ｆｆＲＯＭ部１
１にＴＮＯＶＲＡＭｌ ２が構成されテイル。１３Ｌｔ
ｌｌｌｔｌ１部で、ＮＯＶＲＡＭｌ ２に対してデータ
書込み／読出し等を制御する。本発明は、ＲＡＭ部１０
の記憶領域の一部を書換えフラグとして使用し、リコー
ル信号により、ＲＯＭ部１１のデータをＲＡＭ部１０へ
転送する時、及び、制御Ｎ１３からＲＡＭ部１０のデー
タを新たに書換える時、上記書換えフラグに夫々異なる
値を書込んでおき、電源切断時、上記書換えフラグの値
を検出することにより、ストア信号によりＲＡＭ部１０
が書換えられている場合にのみＲＡＭ部１０のデータを
ＲＯＭ部１１へ転送するように制御する。
部、１１はＲＯＭ部で、ＲＡＭ部１０及ｆｆＲＯＭ部１
１にＴＮＯＶＲＡＭｌ ２が構成されテイル。１３Ｌｔ
ｌｌｌｔｌ１部で、ＮＯＶＲＡＭｌ ２に対してデータ
書込み／読出し等を制御する。本発明は、ＲＡＭ部１０
の記憶領域の一部を書換えフラグとして使用し、リコー
ル信号により、ＲＯＭ部１１のデータをＲＡＭ部１０へ
転送する時、及び、制御Ｎ１３からＲＡＭ部１０のデー
タを新たに書換える時、上記書換えフラグに夫々異なる
値を書込んでおき、電源切断時、上記書換えフラグの値
を検出することにより、ストア信号によりＲＡＭ部１０
が書換えられている場合にのみＲＡＭ部１０のデータを
ＲＯＭ部１１へ転送するように制御する。
リコール時、書換えフラグをオール「０」にし、データ
書込み時、書換えフラグをオール「１」にしておく、電
源切断時、制御部１３は書換えフラグを検出してオール
「１」の時のみ（ＲＡＭ部１０のデータ内容に変化があ
った場合のみ）ストア動作を行なう。これにより、ＮＯ
ＶＲＡＭに対して不必要なストア動作を行なうことはな
く、その寿命を伸ばし得る。
書込み時、書換えフラグをオール「１」にしておく、電
源切断時、制御部１３は書換えフラグを検出してオール
「１」の時のみ（ＲＡＭ部１０のデータ内容に変化があ
った場合のみ）ストア動作を行なう。これにより、ＮＯ
ＶＲＡＭに対して不必要なストア動作を行なうことはな
く、その寿命を伸ばし得る。
（実施例）
第２図は本発明の一実施例のブロック図を示す。
同図中、１ はＮＯＶＲＡＭｌｌｌＩ１１部で、例えば
マイクロプロセッサにて構成されており、第３図に示す
フローチャートに従って動作が行なわれる。２はＮＯＶ
ＲＡＭｔ’、ＲＡＭ部２ａ及びＲＯＭ部２ｂにて構成さ
れている。特に、ＲＡＭ部２ａのアドレスは例えば０番
地〜１０番地まで設けられており、０番地は書換えフラ
グとして割当てられており、１番地〜１０番地はＲＡＭ
部２８本体のアドレスとして割当てられている。３はデ
コーダで、ＮＯＶＲＡＭ制御部１からのアドレスコード
をデコードして後述のリコール１ＩｌｌＩｌ信号、スト
ア制御信号、セレクト信号を出力する。４はアンドゲー
ト、５はリコール信号発生部で、デコーダ３からのリコ
ール制御信号及びＮＯＶＲＡＭＩＩＩＩ１１部１からの
リード信号からリコール信号を作る。６はアンドゲート
、７はストア信号発生部で、デコーダ３からのストア制
御信号及びＮＯＶＲＡＭ制御部１からのライト信号から
ストア信号を作る。
マイクロプロセッサにて構成されており、第３図に示す
フローチャートに従って動作が行なわれる。２はＮＯＶ
ＲＡＭｔ’、ＲＡＭ部２ａ及びＲＯＭ部２ｂにて構成さ
れている。特に、ＲＡＭ部２ａのアドレスは例えば０番
地〜１０番地まで設けられており、０番地は書換えフラ
グとして割当てられており、１番地〜１０番地はＲＡＭ
部２８本体のアドレスとして割当てられている。３はデ
コーダで、ＮＯＶＲＡＭ制御部１からのアドレスコード
をデコードして後述のリコール１ＩｌｌＩｌ信号、スト
ア制御信号、セレクト信号を出力する。４はアンドゲー
ト、５はリコール信号発生部で、デコーダ３からのリコ
ール制御信号及びＮＯＶＲＡＭＩＩＩＩ１１部１からの
リード信号からリコール信号を作る。６はアンドゲート
、７はストア信号発生部で、デコーダ３からのストア制
御信号及びＮＯＶＲＡＭ制御部１からのライト信号から
ストア信号を作る。
次に、本発明の動作について第３図と併せて説明する。
電源投入時、ＮＯＶＲＡＭｉｌＪ＠ＩＩ は第３図（Ａ
）に示すフローチャートに従ってリコール動作を行なう
。電源が投入されると、ＮＯＶＲＡＭＩＩＪｗＪ部１か
らはリコール！１ＩＩＷＪに必要な例えば１１番地のア
ドレスコード及びリード信号が出力され、１１番地のア
ドレスコードはデコーダ３にてリコール制御信号とされ
る。リコールｔｉｉｍ信号及びリード信号はアンドゲー
ト４でアンドをとられ、リコール信号発生部５にてリコ
ール信号とされ、ＮＯＶＲＡＭ２のリコール端子に供給
される。これにより、ＲＯＭ部２ｂのデータ内容はＲＡ
Ｍ部２ａに転送（リコール）され゛（第３図（Ａ）ステ
ップ２０）、ＲＡＭ部２ａに転送されたデータはリード
信号によって読出されてＮ ＯＶ ＲＡ Ｍ Ｉｌｌ
！２１１部１に供給される。
）に示すフローチャートに従ってリコール動作を行なう
。電源が投入されると、ＮＯＶＲＡＭＩＩＪｗＪ部１か
らはリコール！１ＩＩＷＪに必要な例えば１１番地のア
ドレスコード及びリード信号が出力され、１１番地のア
ドレスコードはデコーダ３にてリコール制御信号とされ
る。リコールｔｉｉｍ信号及びリード信号はアンドゲー
ト４でアンドをとられ、リコール信号発生部５にてリコ
ール信号とされ、ＮＯＶＲＡＭ２のリコール端子に供給
される。これにより、ＲＯＭ部２ｂのデータ内容はＲＡ
Ｍ部２ａに転送（リコール）され゛（第３図（Ａ）ステ
ップ２０）、ＲＡＭ部２ａに転送されたデータはリード
信号によって読出されてＮ ＯＶ ＲＡ Ｍ Ｉｌｌ
！２１１部１に供給される。
リコールが行なわれた後、ＲＡＭ部２ａの０番地の書換
えフラグはライト信号によって例えばオール「０」とさ
れ（ｒａｔ換えフラグ」オフ） （第３図（Ａ）ステッ
プ２１）、ＲＯＭ部２ｂのデータ内容がＲＡＭ部２ａへ
転送されて両者のデータ内容は等しいことを示す。
えフラグはライト信号によって例えばオール「０」とさ
れ（ｒａｔ換えフラグ」オフ） （第３図（Ａ）ステッ
プ２１）、ＲＯＭ部２ｂのデータ内容がＲＡＭ部２ａへ
転送されて両者のデータ内容は等しいことを示す。
次に、実際の動作時、ＮＯＶＲＡＭｉｌ１１！１部１は
第３図（Ｂ）に示すフローチャートに従って書込み動作
を行なう。ＮＯＶＲＡＭＩＩＪＩＩ１１部１カラハＲＡ
Ｍ部２ａの書込み＠御に必要なアドレスコード（１番地
〜１０番地）及びライト信号が出力され、１番地〜１０
１？地のアドレスコードはデコーダ３にてセレクト信号
（ＲＡＭ部２ａにおいて、１番地〜１０番地のデータが
有効となる信号）とされる、セレクト信号及びライト信
号はＲＡＭ部２ａに供給され、ＲＡＭ部２ａの特定アド
レス（１番地〜１０番地）にデータが書込まれる（第３
図（Ｂ）ステップ２２）、これにより、ＲＯＭ部２ｂか
らリコールによって書込ま、れていた今までのデータは
ＮＯＶＲＡＭ制御部１の書込み動作によって新たに書換
えられたことになる。
第３図（Ｂ）に示すフローチャートに従って書込み動作
を行なう。ＮＯＶＲＡＭＩＩＪＩＩ１１部１カラハＲＡ
Ｍ部２ａの書込み＠御に必要なアドレスコード（１番地
〜１０番地）及びライト信号が出力され、１番地〜１０
１？地のアドレスコードはデコーダ３にてセレクト信号
（ＲＡＭ部２ａにおいて、１番地〜１０番地のデータが
有効となる信号）とされる、セレクト信号及びライト信
号はＲＡＭ部２ａに供給され、ＲＡＭ部２ａの特定アド
レス（１番地〜１０番地）にデータが書込まれる（第３
図（Ｂ）ステップ２２）、これにより、ＲＯＭ部２ｂか
らリコールによって書込ま、れていた今までのデータは
ＮＯＶＲＡＭ制御部１の書込み動作によって新たに書換
えられたことになる。
書込みが行なわれた後、ＲＡＭ部２ａの０番地の書換え
フラグはライト信号によってオール「１」とされ（Ｉｌ
ｌ換えフラグ」オン）（第３図（Ｂ）ステップ２３）、
ＲＡＭ１２ａのデータが書換えられてＲＯＭ部２ｂのデ
ータ内容と異なることを示す。
フラグはライト信号によってオール「１」とされ（Ｉｌ
ｌ換えフラグ」オン）（第３図（Ｂ）ステップ２３）、
ＲＡＭ１２ａのデータが書換えられてＲＯＭ部２ｂのデ
ータ内容と異なることを示す。
次に、電源切断時、ＮＯＶＲＡＭＩＩＩＩＭ１部１は第
３図（Ｃ）に示すフローチャートに従ってストア動作又
は非動作となる。Ｎ ＯＶ ＲＡ Ｍ ＩＩＩ １１１
部１がらはリード信号が出力され、ＲＡＭ部２ａの０番
地の書換えフラグの内容が読出され、ＮＯＶＲＡＭＩＩ
ＩＩ１１部１においてオールｒｌＪ（’ｒ書換えフラグ
」オン）かオールｒＯＪ（ｒｌ換えフラグ」オフ）かの
判断が行なわれる（第３図（Ｃ）ステップ２４）。
３図（Ｃ）に示すフローチャートに従ってストア動作又
は非動作となる。Ｎ ＯＶ ＲＡ Ｍ ＩＩＩ １１１
部１がらはリード信号が出力され、ＲＡＭ部２ａの０番
地の書換えフラグの内容が読出され、ＮＯＶＲＡＭＩＩ
ＩＩ１１部１においてオールｒｌＪ（’ｒ書換えフラグ
」オン）かオールｒＯＪ（ｒｌ換えフラグ」オフ）かの
判断が行なわれる（第３図（Ｃ）ステップ２４）。
ここで、オール「１」の場合、ＮＯＶＲＡＭ制御部１か
らはストア制御に必要な例えば１２番地のアドレスコー
ド及びライト信号が出力され、１２番地のアドレスコー
ドはデコーダ３にてストア１ｉｌＩＩＩ信号とされる。
らはストア制御に必要な例えば１２番地のアドレスコー
ド及びライト信号が出力され、１２番地のアドレスコー
ドはデコーダ３にてストア１ｉｌＩＩＩ信号とされる。
ストアＩｑＩｌｌ信号及びライト信号はアンドゲート６
でアンドをとられ、ストア信号発生部７にてストア信号
とされ、ＮＯＶＲＡＭ２のストア端子に供給される。こ
れにより、ＲＡＭ部２ａのデータ内容はＲＯＭ部２ｂへ
転送（ストア）され（第３図（Ｃ）ステップ２５）、新
たに書換えられたＲＡＭ部２ａのデータ内容がＲＯＭ部
２ｂに移される。
でアンドをとられ、ストア信号発生部７にてストア信号
とされ、ＮＯＶＲＡＭ２のストア端子に供給される。こ
れにより、ＲＡＭ部２ａのデータ内容はＲＯＭ部２ｂへ
転送（ストア）され（第３図（Ｃ）ステップ２５）、新
たに書換えられたＲＡＭ部２ａのデータ内容がＲＯＭ部
２ｂに移される。
一方、オール「０」の場合は上記のようなストア動作を
行なわず、そのまま動作終了となる。部ち、ＲＯＭ部２
ｂのデータ内容がＲＡＭ部２ａのデータ内容と等しい時
にはストアを行なう必要はないので、このような場合は
わざわざストア動作を行なうための制御を行なわないよ
うにする。従って、ＮＯＶＲＡＭ２を不必要にストア制
御しないため、一般にストア動作の回数に制限があるＮ
ＯＶＲＡＭの寿命を徒に短くすることはない。
行なわず、そのまま動作終了となる。部ち、ＲＯＭ部２
ｂのデータ内容がＲＡＭ部２ａのデータ内容と等しい時
にはストアを行なう必要はないので、このような場合は
わざわざストア動作を行なうための制御を行なわないよ
うにする。従って、ＮＯＶＲＡＭ２を不必要にストア制
御しないため、一般にストア動作の回数に制限があるＮ
ＯＶＲＡＭの寿命を徒に短くすることはない。
（発明の効果）
以上説明した如く、本発明によれば、ＮＯＶＲＡＭに対
して不必要なストア納作を行なわなくてもよいので、Ｎ
ＯＶＲＡＭの寿命を伸ばし得、又、ＮＯＶＲＡＭの記憶
ｇ！４域の一部を鄭換えフラグとして使用しているので
、特別に記憶領域を単繊する必要がなく、詞ｔ１部に専
用のハードウェアを設ける必要がなく、システムを簡単
に構成できる。
して不必要なストア納作を行なわなくてもよいので、Ｎ
ＯＶＲＡＭの寿命を伸ばし得、又、ＮＯＶＲＡＭの記憶
ｇ！４域の一部を鄭換えフラグとして使用しているので
、特別に記憶領域を単繊する必要がなく、詞ｔ１部に専
用のハードウェアを設ける必要がなく、システムを簡単
に構成できる。
３はデコーダ、
５はリコール信号発生部、
７はストア信号発生部
を示す。
Claims (1)
- 【特許請求の範囲】 ＲＡＭ部（１０）及びＲＯＭ部（１１）を設けられた不
揮発性メモリ（１２）を制御部（１３）にて制御する方
式において、 上記ＲＡＭ部（１０）の記憶領域の一部を書換えフラグ
として使用し、 上記ＲＯＭ部（１１）のデータを上記ＲＡＭ部（１０）
へ転送（リコール）する時、及び、上記制御部（１３）
から上記ＲＡＭ部（１０）のデータを新たに書換える時
、上記書換えフラグに夫々異なる値を書込んでおき、 電源切断時、上記書換えフラグの値を検出することによ
り、上記ＲＡＭ部（１０）が書換えられている場合にの
み上記ＲＡＭ部（１０）のデータを上記ＲＯＭ部（１１
）へ転送（ストア）するように制御することを特徴とす
る不揮発性メモリの制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177292A JPH0227599A (ja) | 1988-07-15 | 1988-07-15 | 不揮発性メモリの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177292A JPH0227599A (ja) | 1988-07-15 | 1988-07-15 | 不揮発性メモリの制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227599A true JPH0227599A (ja) | 1990-01-30 |
Family
ID=16028472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63177292A Pending JPH0227599A (ja) | 1988-07-15 | 1988-07-15 | 不揮発性メモリの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227599A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116755925A (zh) * | 2022-03-14 | 2023-09-15 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
-
1988
- 1988-07-15 JP JP63177292A patent/JPH0227599A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116755925A (zh) * | 2022-03-14 | 2023-09-15 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6122817B2 (ja) | ||
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JPS58115673A (ja) | 記憶情報制御方式及び装置 | |
| JPH05225076A (ja) | 共通情報管理方法及びシステム | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| JPS58208994A (ja) | 不揮発性半導体記憶装置 | |
| EP0156162A2 (en) | Programmable controller | |
| JPS6113319B2 (ja) | ||
| JPH01213899A (ja) | データ保存方式 | |
| JPS62269256A (ja) | 半導体フアイルのデ−タ保存方式 | |
| JPS6148174B2 (ja) | ||
| JPS622332B2 (ja) | ||
| JPS62266797A (ja) | 半導体不揮発性記憶装置 | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| US7516372B2 (en) | Processor control system for supplying control instructions to a processor | |
| JPH1139222A (ja) | マイクロコンピュータ | |
| JPS61105935A (ja) | 信号制御盤制御方式 | |
| JP2000285686A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH04283837A (ja) | プログラムローディング方法 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPH0266799A (ja) | データ書き込み方式 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JP2000276883A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH11134192A (ja) | マイクロコンピュータ | |
| JPH0375959B2 (ja) |