JPH02276096A - ゲート入力方式の電荷転送装置 - Google Patents
ゲート入力方式の電荷転送装置Info
- Publication number
- JPH02276096A JPH02276096A JP9720889A JP9720889A JPH02276096A JP H02276096 A JPH02276096 A JP H02276096A JP 9720889 A JP9720889 A JP 9720889A JP 9720889 A JP9720889 A JP 9720889A JP H02276096 A JPH02276096 A JP H02276096A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input signal
- signal
- charge transfer
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ１発明の概要
Ｃ０従来技術
Ｄ 発明が解決しようとする問題点
Ｅ１問題点を解決するための手段
Ｆ０作用
Ｇ、実施例［第１図、第２図］
Ｈ１発明の効果
（Ａ、産業上の利用分野）
本発明はゲート入力方式の電荷転送装置、特に使用条件
に応じて入力信号と出力信号の位相関係を切換えること
ができる新規なゲート入力方式の電荷転送装置に関する
。
に応じて入力信号と出力信号の位相関係を切換えること
ができる新規なゲート入力方式の電荷転送装置に関する
。
（Ｂ、発明の概要）
本発明は、ゲート入力方式の電荷転送装置において、
反転アンプのある入力信号経路と反転アンプのない入力
信号経路とを並列に設け、その２つの経路から一つを選
んで入力信号を通すようにしだものであり、 更には入力バイアスレベルを切換えるために、入力バイ
アスレベルを切換え得るバイアスレベル設定回路を設け
たものである。
信号経路とを並列に設け、その２つの経路から一つを選
んで入力信号を通すようにしだものであり、 更には入力バイアスレベルを切換えるために、入力バイ
アスレベルを切換え得るバイアスレベル設定回路を設け
たものである。
（Ｃ，従来技術）
電界転送装置（ＣＣＤ）は信号の遅延素子として多（用
いられるようになっている。特に、ビデオ機器に不可欠
のくし形フィルタを構成する遅延素子にＣＣＤを用いる
必要性が生じている。というのは、くし形フィルタに用
いる遅延素子としては信号を音波に変換してガラスに通
すようにしたガラス遅延線が多く用いられてきたが、ガ
ラス遅延線によれば小型化、低価格化が制約されハイバ
ンド化にも対応が難しくなるからであり、ＣＣＤがガラ
ス遅延線に代わる傾向が強くなっている。
いられるようになっている。特に、ビデオ機器に不可欠
のくし形フィルタを構成する遅延素子にＣＣＤを用いる
必要性が生じている。というのは、くし形フィルタに用
いる遅延素子としては信号を音波に変換してガラスに通
すようにしたガラス遅延線が多く用いられてきたが、ガ
ラス遅延線によれば小型化、低価格化が制約されハイバ
ンド化にも対応が難しくなるからであり、ＣＣＤがガラ
ス遅延線に代わる傾向が強くなっている。
そして、ビデオ機器のポータプル化等に伴い回路の電源
電圧も低くなり、電荷転送装置を５Ｖ単一電源で駆動す
る必要が生じている。そのため、電荷転送装置のソース
に入力信号を印加するダイオードカットオフ入力方式で
は入出力特性のりニアリティを高くすることが難しく、
ゲートに入力信号を印加するゲート入力方式を採用する
必要性が生じてきている。
電圧も低くなり、電荷転送装置を５Ｖ単一電源で駆動す
る必要が生じている。そのため、電荷転送装置のソース
に入力信号を印加するダイオードカットオフ入力方式で
は入出力特性のりニアリティを高くすることが難しく、
ゲートに入力信号を印加するゲート入力方式を採用する
必要性が生じてきている。
（Ｄ、発明が解決しようとする問題点）ところで、ゲー
ト入力方式の電荷転送装置によれば必然的に入力信号と
出力信号とで位相が反転してしまうことになる。そして
、例えば正相の入力信号を遅延させて正相の出力信号を
得るには（あるいは逆相の入力信号を遅延させて逆相の
出力信号を得るには）入力回路に反転アンプを設ける必
要性が生じてくる。尚、出力回路側に反転アンプを設け
るようにしても良いが、入力の段階で信号を反転する方
が反転アンプのダイナミックレンジ等の特性をシビアに
しなくて済むので好ましい。
ト入力方式の電荷転送装置によれば必然的に入力信号と
出力信号とで位相が反転してしまうことになる。そして
、例えば正相の入力信号を遅延させて正相の出力信号を
得るには（あるいは逆相の入力信号を遅延させて逆相の
出力信号を得るには）入力回路に反転アンプを設ける必
要性が生じてくる。尚、出力回路側に反転アンプを設け
るようにしても良いが、入力の段階で信号を反転する方
が反転アンプのダイナミックレンジ等の特性をシビアに
しなくて済むので好ましい。
ところが、反転アンプを設けると温度特性が悪くなる。
特に、信号の遅延量の温度依存性が反転アンプを設ける
ことによって大きくなる。そして、遅延量の温度による
変化は電荷転送装置を用いたくし形フィルタの特性に変
化をもたらすので回避しなければならない場合がある。
ことによって大きくなる。そして、遅延量の温度による
変化は電荷転送装置を用いたくし形フィルタの特性に変
化をもたらすので回避しなければならない場合がある。
かかる出力信号の位相の反転という問題に対してカスタ
マ側の要求には２通りあり、一つは温度特性の多少の悪
化は無視し入力信号と出力信号の位相が反転しないこと
を要求するもの、他の一つは位相反転は生じても良いか
ら温度特性の悪化を避けることを要求するものである。
マ側の要求には２通りあり、一つは温度特性の多少の悪
化は無視し入力信号と出力信号の位相が反転しないこと
を要求するもの、他の一つは位相反転は生じても良いか
ら温度特性の悪化を避けることを要求するものである。
そこで、この二種類の要求に対応するために二種類の半
導体チップを製造することは非効率で、電荷転送装置の
低価格化を阻む要因となる。
導体チップを製造することは非効率で、電荷転送装置の
低価格化を阻む要因となる。
又、映像信号を正相で入力して逆相で出力する場合と、
正相で入力して正相で出力する場合とで入力適正バイア
スレベルが異なるのが普通である。従って、入力バイア
スレベルも切換えら得るようにする必要性もある。
正相で入力して正相で出力する場合とで入力適正バイア
スレベルが異なるのが普通である。従って、入力バイア
スレベルも切換えら得るようにする必要性もある。
しかして、本発明は第１に使用条件に応じて入力信号と
出力信号の位相関係を切換えることができるようにする
ことを目的とし、第２に入力バイアスレベルを切換えら
れようにすることを目的とする。
出力信号の位相関係を切換えることができるようにする
ことを目的とし、第２に入力バイアスレベルを切換えら
れようにすることを目的とする。
（Ｅ、問題点を解決するための手段）
上記問題点を解決するため、本発明ゲート入力方式の電
荷転送装置の第１のものは、反転アンプのある入力信号
経路と反転アンプのない入力信号経路とを並列に設け、
その２つの経路から一つを選んで信号を通すようにした
ことを特徴とし、本発明ゲート入力方式の電荷転送の第
２のものは第１のものに入力バイアスレベルを切換え得
るバイアスレベル設定回路を設けたことを特徴とする。
荷転送装置の第１のものは、反転アンプのある入力信号
経路と反転アンプのない入力信号経路とを並列に設け、
その２つの経路から一つを選んで信号を通すようにした
ことを特徴とし、本発明ゲート入力方式の電荷転送の第
２のものは第１のものに入力バイアスレベルを切換え得
るバイアスレベル設定回路を設けたことを特徴とする。
（Ｆ、作用）
本発明ゲート入力方式の電荷転送装置の第１のものによ
れば、反転アンプのない入力信号経路を遮断することに
より入力信号と出力信号の位相が反転しないようにする
ことができ、反転アンプのある入力信号経路を遮断する
ことにより位相が反転するようにすることができる。
れば、反転アンプのない入力信号経路を遮断することに
より入力信号と出力信号の位相が反転しないようにする
ことができ、反転アンプのある入力信号経路を遮断する
ことにより位相が反転するようにすることができる。
そして、本発明ゲート入力方式の電荷転送装置の第２の
ものによりれば、バイアスレベル設定回路によりバイア
スレベルも切換えることができ、従って汎用性が更に高
くなる。
ものによりれば、バイアスレベル設定回路によりバイア
スレベルも切換えることができ、従って汎用性が更に高
くなる。
（Ｇ、実施例）［第１図、第２図］
以下、本発明ゲート入力方式の電荷転送装置を図示実施
例に従って詳細に説明する。
例に従って詳細に説明する。
第１図は本発明ゲート入力方式の電荷転送装置の一つの
実施例を示す回路図である。
実施例を示す回路図である。
同図に置いて、Ｔは入力信号が入力される入力端子、１
は該入力端子Ｔと反転アンプ２の入力端子との間に接続
されたＣＭＯＳスイッチである。
は該入力端子Ｔと反転アンプ２の入力端子との間に接続
されたＣＭＯＳスイッチである。
反転アンプ２は入力信号の位相を反転させるためのアン
プである。３は反転アンプ２の出力端子と、信号電荷転
送レジスタ４の入力ゲート５の間に接続されたＣＭＯＳ
スイッチである。６は信号電荷転送レジスタ４の出力ゲ
ート、７は該出力ゲート６を通じて信号を取り出す出力
回路である。Ｓは該レジスタ４のソース領域で、オート
バイアス信号が入力される。
プである。３は反転アンプ２の出力端子と、信号電荷転
送レジスタ４の入力ゲート５の間に接続されたＣＭＯＳ
スイッチである。６は信号電荷転送レジスタ４の出力ゲ
ート、７は該出力ゲート６を通じて信号を取り出す出力
回路である。Ｓは該レジスタ４のソース領域で、オート
バイアス信号が入力される。
８は上記入力端子Ｔと信号電荷転送レジスタ４の入力ゲ
ート５との間に接続されたＣＭＯＳスイッチである。該
ＣＭＯＳスイッチ８及び上記ＣＭＯＳスイッチ１．３は
共にコントロール信号ＣＴＬとその反転信号によって制
御され、コントロール信号ＣＴＬがハイレベルのときＣ
ＭＯＳスイッチ８が導通し、ＣＭＯＳスイッチ１及び３
が非導通となる。従って、この場合は入力信号は反転さ
れることなく信号電荷転送レジスタ４の入力ゲート５に
印加される。しかし、信号電荷転送レジスタ４によって
入力信号が反転されるので、結局この場合は入力信号と
出力信号とは位相が反転する。
ート５との間に接続されたＣＭＯＳスイッチである。該
ＣＭＯＳスイッチ８及び上記ＣＭＯＳスイッチ１．３は
共にコントロール信号ＣＴＬとその反転信号によって制
御され、コントロール信号ＣＴＬがハイレベルのときＣ
ＭＯＳスイッチ８が導通し、ＣＭＯＳスイッチ１及び３
が非導通となる。従って、この場合は入力信号は反転さ
れることなく信号電荷転送レジスタ４の入力ゲート５に
印加される。しかし、信号電荷転送レジスタ４によって
入力信号が反転されるので、結局この場合は入力信号と
出力信号とは位相が反転する。
逆に、コントロール信号ＣＴＬがロウレベルの場合はＣ
ＭＯＳスイッチ１及び３が導通し、ＣＭＯＳスィッチ８
非導通となる。この場合はバイアスレベル設定回路と出
力信号とが同相になる。
ＭＯＳスイッチ１及び３が導通し、ＣＭＯＳスィッチ８
非導通となる。この場合はバイアスレベル設定回路と出
力信号とが同相になる。
このようにコントロール信号ＣＴＬ （とそれを反転し
た信号）によって反転アンプ２を活かしたり殺したりす
ることができ、延いては入力信号と出力信号の位相関係
を切換えることができる。
た信号）によって反転アンプ２を活かしたり殺したりす
ることができ、延いては入力信号と出力信号の位相関係
を切換えることができる。
９．１０はクランプレベルを設定する抵抗分圧回路で、
クランプレベルが互いに異なっている。
クランプレベルが互いに異なっている。
１１．１２は抵抗分圧回路９．１０の出力電圧な差動増
幅回路１３の非反転入力端子へ伝えるＣＭＯＳスイッチ
である。差動増幅回路１３は反転入力端子が入力端子Ｔ
に接続されている。
幅回路１３の非反転入力端子へ伝えるＣＭＯＳスイッチ
である。差動増幅回路１３は反転入力端子が入力端子Ｔ
に接続されている。
差動増幅回路１３の出力端子はダイオード１５のアノー
ド及びダイオード１６のカソードに接続され、ダイオー
ド１５のカソードはｐチャンネルＭＯＳｌ−ランジスタ
１７を介して入力端子Ｔに接続され、そして、ダイオー
ド１６のアノードはｎチャンネルＭＯＳトランジスタ１
８を介して入力端子Ｔに接続されている。
ド及びダイオード１６のカソードに接続され、ダイオー
ド１５のカソードはｐチャンネルＭＯＳｌ−ランジスタ
１７を介して入力端子Ｔに接続され、そして、ダイオー
ド１６のアノードはｎチャンネルＭＯＳトランジスタ１
８を介して入力端子Ｔに接続されている。
上記ＭＯＳトランジスタ１７．１８及びＣＭＯＳスイッ
チ１１．１２はバイアスレベルの切換え信号ＳＷ及びそ
の反転信号によってスイッチングされる。具体的には、
バイアスレベル切換え信号ＳＷがロウレベルの場合、Ｃ
ＭＯＳスイッチ１１及びｐチャンネルＭＯＳトランジス
タ１７が導通し、抵抗分圧回路９によって設定されたレ
ベルにバイアスされる。逆に、バイアスレベル切換え信
号ＳＷがハイレベルの場合にはＣＭＯＳスイッチ１２及
びｎチャンネルＭＯ３）ランジスタ１８が導通し、抵抗
分圧回路１９によって設定されたレベルにバイアスされ
る。
チ１１．１２はバイアスレベルの切換え信号ＳＷ及びそ
の反転信号によってスイッチングされる。具体的には、
バイアスレベル切換え信号ＳＷがロウレベルの場合、Ｃ
ＭＯＳスイッチ１１及びｐチャンネルＭＯＳトランジス
タ１７が導通し、抵抗分圧回路９によって設定されたレ
ベルにバイアスされる。逆に、バイアスレベル切換え信
号ＳＷがハイレベルの場合にはＣＭＯＳスイッチ１２及
びｎチャンネルＭＯ３）ランジスタ１８が導通し、抵抗
分圧回路１９によって設定されたレベルにバイアスされ
る。
第２図は入出力特性図であり、この図において実線で示
す曲線は反転アンプ２を活かして入力信号と出力信号の
位相が同相になるようにした場合の入出力特性を示し、
二点鎖線で示す曲線は反転アンプ２を殺して入力信号と
出力信号の位相が逆になるようにした場合の人出力特性
を示す。そして、縦方向に延びる破線は互いにレベルの
異なる第１の入力バイアスレベル及び第２の入力バイア
スレベルを示す。
す曲線は反転アンプ２を活かして入力信号と出力信号の
位相が同相になるようにした場合の入出力特性を示し、
二点鎖線で示す曲線は反転アンプ２を殺して入力信号と
出力信号の位相が逆になるようにした場合の人出力特性
を示す。そして、縦方向に延びる破線は互いにレベルの
異なる第１の入力バイアスレベル及び第２の入力バイア
スレベルを示す。
ちなみに、入力信号が正相で、出力信号を正相にする場
合には反転アンプ２を活かし、入力バイアスを第１のバ
イアス点にする。
合には反転アンプ２を活かし、入力バイアスを第１のバ
イアス点にする。
又、入力信号が逆相で、出力信号を逆相にする場合も反
転アンプ２を活かす。但し、入力バイアスは第２のバイ
アス点にする。
転アンプ２を活かす。但し、入力バイアスは第２のバイ
アス点にする。
又、入力信号が正相で、出力信号を逆相にする場合は反
転アンプ２を殺す。そして、入力バイアスは第１のバイ
アス点にする。
転アンプ２を殺す。そして、入力バイアスは第１のバイ
アス点にする。
そして、入力信号が逆相で、出力信号を正相にする場合
にも反転アンプ２を殺す。そして、入力バイアスは第２
のバイアス点にする。
にも反転アンプ２を殺す。そして、入力バイアスは第２
のバイアス点にする。
このように、本電荷転送装置によれば、反転アンプ２を
活かしたり殺したりすることと入力バイアスレベルの切
換えによって４種類のケースに対応することができる。
活かしたり殺したりすることと入力バイアスレベルの切
換えによって４種類のケースに対応することができる。
（Ｈ，発明の効果）
以上に述べたように、本発明ゲート入力方式の電荷転送
装置の第１のものは、反転アンプのある入力信号経路と
反転アンプのない入力信号経路とを並列に設けこの２つ
の入力信号経路のうちの一つを選択する手段を設けたこ
とを特徴とするものである。
装置の第１のものは、反転アンプのある入力信号経路と
反転アンプのない入力信号経路とを並列に設けこの２つ
の入力信号経路のうちの一つを選択する手段を設けたこ
とを特徴とするものである。
従って、本発明ゲート入力方式の電荷転送装置の第１の
ものによれば、反転アンプのない入力信号経路を遮断す
ることにより入力信号と出力信号の位相が反転しないよ
うにすることができ、反転アンプのある入力信号経路を
遮断することにより位相が反転するようにすることがで
きる。
ものによれば、反転アンプのない入力信号経路を遮断す
ることにより入力信号と出力信号の位相が反転しないよ
うにすることができ、反転アンプのある入力信号経路を
遮断することにより位相が反転するようにすることがで
きる。
また、本発明ゲート入力方式の電荷転送装置の第２のも
のは、第１のものにおいて、入力信号のバイアスレベル
を切換えることのできるバイアスレベル設定回路を有す
ることを特徴とするものである。
のは、第１のものにおいて、入力信号のバイアスレベル
を切換えることのできるバイアスレベル設定回路を有す
ることを特徴とするものである。
従って、本発明ゲート入力方式の電荷転送の第２のもの
によれば、バイアスレベル設定回路によりバイアスレベ
ルも切換えることができ、従って汎用性が更に高くなる
。
によれば、バイアスレベル設定回路によりバイアスレベ
ルも切換えることができ、従って汎用性が更に高くなる
。
【図面の簡単な説明】
第１図は本発明ゲート久方方式の電荷転送の−１】
つの実施例を示す回路図、第２図は装置の入出力特性図
である。 符号の説明 １．３．８・・・入力信号経路を選択する手段、２・・
・反転アンプ、 ９〜１８・・・バイアスレベル設定回路。 −−Ｎ’ｉ、、７
である。 符号の説明 １．３．８・・・入力信号経路を選択する手段、２・・
・反転アンプ、 ９〜１８・・・バイアスレベル設定回路。 −−Ｎ’ｉ、、７
Claims (2)
- （１）反転アンプのある入力信号経路と反転アンプのな
い入力信号経路とを並列に設け、 上記２つの入力信号経路のうちの一つを選択する手段を
設けた ことを特徴とするゲート入力方式の電荷転送装置 - （２）入力信号のバイアスレベルを切換えることのでき
るバイアスレベル設定回路を有する ことを特徴とする請求項（１）記載のゲート入力方式の
電荷転送装置
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9720889A JPH02276096A (ja) | 1989-04-17 | 1989-04-17 | ゲート入力方式の電荷転送装置 |
| US07/509,205 US5210777A (en) | 1989-04-17 | 1990-04-16 | Charge coupled device having switched inverting and non-inverting input signal paths, input biassing circuit and temperature compensation |
| DE69020041T DE69020041T2 (de) | 1989-04-17 | 1990-04-17 | Ladungsgekoppelte Vorrichtungen. |
| EP90304119A EP0393996B1 (en) | 1989-04-17 | 1990-04-17 | Charge coupled devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9720889A JPH02276096A (ja) | 1989-04-17 | 1989-04-17 | ゲート入力方式の電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02276096A true JPH02276096A (ja) | 1990-11-09 |
Family
ID=14186205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9720889A Pending JPH02276096A (ja) | 1989-04-17 | 1989-04-17 | ゲート入力方式の電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02276096A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55143065A (en) * | 1979-04-25 | 1980-11-08 | Nec Corp | Electron coupled device |
| JPS61276370A (ja) * | 1985-05-30 | 1986-12-06 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電荷結合装置 |
-
1989
- 1989-04-17 JP JP9720889A patent/JPH02276096A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55143065A (en) * | 1979-04-25 | 1980-11-08 | Nec Corp | Electron coupled device |
| JPS61276370A (ja) * | 1985-05-30 | 1986-12-06 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電荷結合装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006732A (en) | Semiconductor circuit having buffer function | |
| GB2249444A (en) | A tristate driver circuit | |
| JPH10173445A (ja) | 増幅器 | |
| JPH0478053B2 (ja) | ||
| JPH0876976A (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| US6911871B1 (en) | Circuit with voltage clamping for bias transistor to allow power supply over-voltage | |
| JP2679495B2 (ja) | 半導体回路 | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| US5426396A (en) | Differential amplifier multiplexer | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| US7123072B2 (en) | High-accuracy capacitor digital-to-analog converter | |
| JP2000124783A (ja) | 半導体高周波切替回路 | |
| JP3916274B2 (ja) | サンプルホールド回路 | |
| JPH0918316A (ja) | Ｍｏｓスイッチング回路 | |
| JP3031090B2 (ja) | 出力ポート回路 | |
| KR0153045B1 (ko) | 비데오 엔코더 | |
| JPH053006B2 (ja) | ||
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| KR100280491B1 (ko) | 영상처리용 디지털/아날로그 변환기 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2714714B2 (ja) | 信号極性切換回路 | |
| JPH11345497A (ja) | 増幅器及びサンプルアンドホールド回路 | |
| JPH0278317A (ja) | 信号切替回路 | |
| JPH0239709A (ja) | 差動増幅回路 |