JPH0227736A

JPH0227736A - 半導体装置及びその製法

Info

Publication number: JPH0227736A
Application number: JP16238388A
Authority: JP
Inventors: Su Uen-Doe; ウェン−ドエ　ス; Neng-Wei Wu; ネング−ウェイ　ウ
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 1988-06-29
Filing date: 1988-06-29
Publication date: 1990-01-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】星！上り丑里立艷本発明は一枚石版の集積回路のための、自己整列された
半導体装置を形成するための技術に関する。さらに詳し
くいうと、本発明は接合部における漏洩が少なくて、ゲ
ート領域とソース領域ｌドレイン領域との間の短絡率の
低い、自己整列された金属酸化物の半導体を用いたフィ
ールド効果のあるトランジスター（ＭＯＳＦＥＴ　）を
形成するための方法に関する。この方法はゲートのエッ
ヂ上において、２つの誘電体の層を用いる。第一の層は
軽くドープ処理されたドレイン（ＬＤＤ　）構造を作る
のに用いられる側壁の酸化物を形成する。第２の層は続
いて形成された珪酸領域を高度にドープ処理された領域
から隔離するための延在したスペーサーとしての機能を
果たす。この技術は高密度の超大規模集積（ＶＬＳＩ　
）回路に有益な、新規の二重スペーサーの自己整列形の
珪酸金属半導体（ＤＳＳ　ＭＯＳ）を形成する。

従来の　術　び発明が　決しよ゛とする問題点自己整列
技術は、その簡単なこと、また高密度の集積回路（ＩＣ
）装置を形成することができるという理由で、集積回路
及びそれが構成する装置、要素にとって好ましい技術で
ある。ウィリアム　デイ−・ライデン他による米国特許
第４，４８６，９４３号はゲート電極と、重なりが零の
自己整列されたソース領域ｌドレイン領域とを有したＭ
ＯＳ　）ランシスターの製法を提案した。比較的厚い酸
化物の層が、多結晶珪素ゲートの頂部及び側部において
熱的に成長している。組み込みの間は、その厚い層はソ
ース領域ｌドレイン領域を画定するためのマスクとして
作用し、熱処理した後は、組み込まれた領域はゲート電
極に対してほぼ整列される。自己整列されたソース領域
とドレイン領域を画定するのにこれ以外のマスクの層は
不必要である。

装置の寸法が垂直方向にも水平方向にも減少するにつれ
て、多くの問題が、特に相互結合線のシート抵抗、及び
ソース領域ｌドレイン領域に対するシート抵抗が増加す
ることによる問題が生じてくる。抵抗が増加すると装置
の特性は大きく低下し、装置処理における重要な要因と
なる。この問題を解決するために研究者達は装置製造工
程の中へ耐火性の珪酸金属を組み込んだ。Ｊ、　Ｖａｃ
　Ｓｃｉ。

Ｔｅｃｈｎｏｌ、誌の１７　（４）　（１９８０年７月
１８月号）の７７５ページから７９１ページにおけるニ
ス、ピー、ムラルカによる“集積回路のための耐火性珪
酸″を参照するとよい。

ゲート段階においては、耐火性の珪酸金属は、珪素のゲ
ート装置の処理要求と共立することができるという理由
で、多くの注目を浴びてきた。電子装置に関するＩＥＥ
Ｅの議事録、１９７９年４月のＥＤ−２６、第４巻、３
６９ページ〜３７１ページにある、ビー、エル、クロウ
ダー他による“１ミクロンＭＯ８ＦＥＴ　ＶＬＳＩ技術
−その７−金属珪酸相互結合技術−未来図″は、シート
抵抗を減少させるために、ＶＬＳＩ装置処理におけるゲ
ート相互結合のための従来の多結晶性珪素の代わりに、
珪酸と、多結晶性の珪素（ポリサイド）との組合わせを
記載している。ソース領域ｌドレイン領域に関しては、
ジエー、ニス、チャン他による米国特許第４，４７８，
６７９号は、ソース領域ｌドレイン領域上にバリヤ金属
を形成するための、自己整列処理を提案した。最初に表
面全体に酸化物の層が決着される。次に上方へ突出した
ゲート領域の側面を残して、前記層は除去される。その
後、表面上にバリヤ金属と有機材料の連続層が沈着され
る。バリヤ金属をすべて領域で露出させるために、へこ
んだソース領域とドレイン領域上を残して有機材料が除
去され、最終的に露出されたバリヤ金属と残余の有機材
料とを除去し、ソース領域とドレイン領域の表面上にの
みバリヤ金属を残すことになる。残念なことに、この方
法ではゲートとソースｌドレインとの抵抗を同時に低く
することができず、有機材料−を用いたのでバリヤ金属
を大きく汚染してしまうことがある。

エイ、エフ、タツシエ、ジュニア、他による米国特許第
４，３８４，３０１号は、ソース領域ｌドレイン領域と
ゲート領域との同時的な珪酸化を示す、高特性の１ミク
ロン以下ＭＯ８ＦＥＴ装置の構造を開示した。珪酸のソ
ース領域とドレイン領域とはチャンネル領域を画定し、
ゲート電極のエッヂ上における絶縁層（スペンサー）に
よってゲートとは隔離される。このスペンサーは、最初
にゲート電極を含む構造物上に酸化物を成長あるいは沈
着させ、特定の深さにまで酸化物の中へアルゴンを取込
み、構造物を食刻して、ゲート電極領域のエッヂ上にの
み酸化物が残るようにすることによって形成される。食
刻剤は取込まれた領域を取込まれていない領域よりも速
い速度で食刻する。ゲートのエッヂにおける厚さの厚い
方の酸化物は、各種レベルの相互結合の間、またゲート
とソースとドレインとの間における絶縁破壊電圧を増大
させるといわれている。ソースとドレインとが形成され
た後に、装置上に金属とスパッタリング処理あるいは蒸
着させることにより、金属珪酸領域が同時に形成される
。この装置は高温で焼入れされ、金属を珪素と反応させ
て珪酸を形成させる。焼入れの後、珪素に対して露出さ
れていない金属が除去される。この方法は珪酸の自己整
列されたソースｌドレインとゲート技術の利用を示して
いる。

米国特許第４，３８４，３０１号は、ＭＯ８技術におけ
る自己整列や、ゲートとソースｌドレインとの低抵抗の
利点を示しているが、装置の大きさを適度に減少させる
ためには、もつと短いスペースともつと浅い接合部が必
要であるという理由から、多くの問題が依然として存在
している。もし側壁部の酸化物の長さを減少させるべき
であるとすると、珪酸化処理の間におけるゲート領域と
ソース領域ｌドレイン領域との融離は、珪素と金属とが
側壁部の酸化物に沿って横方向に拡散するという理由か
ら、極めて困難になる。この結果、ゲート領域とソース
領域ｌドレイン領域とは短くなるであろう。

スペーサーの長さの限度は、金属と珪素との反応温度、
及び沈着された金属層の厚さに依存することが理解でき
るであろう。

この問題は、ゲート領域とソース領域ｌドレイン領域を
自己整列された珪酸化物によるＬＤＤ構造を用いたＭＯ
８装置の場合には特に厳しい。もし米国特許第４，３８
４，３０１号に記載されたスペーサーを用いると、珪素
のイオン取込みによって誘起された損傷が、珪酸のゲー
ト領域及びソース領域／ドレイン領域における高い応力
と一緒になって、スペーサーの近く及びその下において
重大な損傷が誘起されるであろう。この結果、接合部の
漏洩は大きくなり、そのような装置を用いている装置や
回路における静電放電（ＥＳＤ）保護が低下するであろ
う。

問題点を　決するための本発明によると、前述してきた問題点は、独特の二重ス
ペーサー構造を用いることによって解決できるというこ
とがわかっている。ＬＤＤ構造を形成する前に、ゲート
のエッヂ上に側壁部酸化物の第１層が沈着される。ＬＤ
Ｄが形成されると、スペーサーは側壁部酸化物の第２層
を付加することによって拡大される。その後で、自己整
列の珪酸技術を用いて、ゲート領域とソース領域ｌドレ
イン領域が形成される。側壁部酸化物が拡大されること
によって、ゲート領域とソース領域ｌドレイン領域との
間の短絡の傾向は少なくなり、珪酸層の応力による損傷
は少なくなり、珪酸化されたゲート領域とソース領域ｌ
ドレイン領域との間の距離は増大する。結果として、接
合部の漏洩の少ない、ゲートからソースｌドレインへの
短絡の比率の少ない、ＥＳＤ保護の大きなＭＯ８装置が
形成される。

本発明は、接合部の漏洩が少なく、ゲートからソースｌ
ドレインへの短絡の比率の低い自己整列された装置を形
成する方法に関する。主な特徴は、ゲート電極からソー
スｌドレイン領域を隔離して、それによって接合部の漏
洩を減少させ、ＥＳＤ保護を改良するために、二重ある
いは多重の誘電体を有した拡張された側壁部の酸化物を
用いている点にある。

簡単にいうと、この方法は次の段階からなるー。

１、ゲート電極が画定された後で、装置上に誘電体の層
が沈着され、ゲートのエッヂにおいて側壁部の酸化物を
残して非等方的に食刻される。この側壁部の酸化物が所
定位置に位置されると、軽くドープ処理されたドレイン
（ＬＤＤ）構造が形成される。

２）前述ＬＤＤ構造の表面上に誘電体の第２層が沈着さ
れる。この層は、ソース／ドレインと上部ゲート領域上
の珪素が露出するまで、非等方的に食刻される。この層
の非等方的な食刻によって、ゲートのエッヂ上に第２層
の誘電体が残り、側壁部の幅を拡大させる。

３、洗浄の後、ウェハーの全表面上に適当な金属層が沈
着あるいは蒸着され、熱処理される。この金属はゲート
領域とソース領域ｌドレイン領域との上の露出された珪
素領域と反応し、珪酸を形成する。フィールド部の酸化
物と側壁部の誘電体上に沈着した金属は珪素と未反応の
ままで残り、選択的な湿式食刻によって除去される。珪
酸領域はゲート電極に対して自己整列され、このように
して最終的な二重スペーサーの珪酸ＭＯ８構造が形成さ
れる。

本発明のスペーサーを作るのに用いられる誘電体の層は
、好ましくは二酸化珪素あるいは窒化珪素であり、その
ような層は従来の技術によって沈着あるいは成長される
。

珪酸は各種の金属を珪素と反応させることによって形成
されるが、これらの内で好ましいのはプラチナ、チタン
、モリブデンである。既知のスパッタリング法や蒸着法
が用いられる。

本発明の半導体に採用されているスペーサーに関する最
適な寸法は、特定の使用目的に依存する。第１スペーサ
ーの長さはゲート領域と軽くドープ処理されたソース領
域及びドレイン領域との間に必要とされる距離に依存す
る。二重スペーサーの長さは、ゲート領域とソース領域
ｌドレイン領域との間の短絡を防ぐのに十分な長さでな
ければならず、好ましくは、ソース領域とドレイン領域
の接合部の深さの８０％に等しいかあるいはそれより大
きい。

大施皿本発明を考察する前に、第１図に示した従来技術による
ＭＯ８構造を参照する。半導体材料１０の中でソース領
域１２とドレイン領域１３とは分散されている。トラン
ジスターがそれぞれｎチャンネルのトランジスターか、
Ｐチャンネルのトランジスターかによって、ソース１２
とドレイン１３はｎ十材料あるいはＰ十材料であっても
よく、また半導体材料１０はＰ−材料あるいはｎ−材料
であってもよい。フィールドにおける酸化物領域１１が
ソース１２とドレイン１３の外周を取囲み、それらを集
積回路の隣接要素から電気的に隔離あるいは絶縁してい
る。ｎチャンネルのトランジスターに関していうと、フ
イールドの酸化物１１の下における領域Ｐ−１４はチャ
ンネルストッパとして作用する。

基層１０上における二酸化珪素の誘電体の薄層は、トラ
ンジスターのゲート誘電体１５を形成している。前記ゲ
ート誘電体１５上における多結晶性の珪素の導電片１６
が、トランジスターのゲート電極１６を形成している。

ｎチャンネルのトランジスターに関していうと、１対の
ｎ−ソース領域１７とｎ−ドレイン領域１８は、ソース
領域１２とドレイン領域１３とを形成する前に、ゲート
電極１６によって画定される。基層１０の上には、スペ
ーサーあるいは側壁となる１対の二酸化珪素の絶縁領域
１９が形成され、これらはゲート酸化物１５と、導電性
のある多結晶性の珪素ゲート１６との端部と結合してい
る。各々の絶縁領域１９は軽くドープ処理した領域１７
．１８の１つと重なり、またドープ処理された領域１２
．１３の１つと部分的に重なっている。ｎ領域１７、１
８の長さは絶縁層１９の長さによって制御され、さらに
前記絶縁層の長さは酸化物の最初の厚さに依存している
。米国特許第４，３８４，３０１号で述べているように
、酸化物の最初の厚さは１０００から５０００オングス
トロームの範囲内であり、最終的なスペーサーの長さは
４００から２０００オングストロームの範囲内である。

プラチナ珪酸あるいはチタン珪酸のような金属珪酸の領
域２０がソース領域１２とドレイン領域１３に位置して
おり、その１つのエッヂは１つの絶、縁領域１９のエッ
ヂと合致している。多結晶性の珪素ゲート電極１６の表
面に珪酸領域２１が位置している。前述したソース領域
１２とドレイン領域１３における珪酸領域２０は、ゲー
ト電極１６における珪酸領域２１に関して自己整列され
、スペーサー１９によってそれらから隔離されている。

従って、第１図に示したような従来技術におけるＬＤＤ
特性を備えた自己整列された珪酸のＭＯ８構造の１つの
特徴は、ゲート電極１６上の珪酸領域２１と、ソース領
域１２とドレイン領域１３上の珪酸領域２０との間の水
平方向の長さが、スペーサー１９の長さによって制御さ
れるという点にある。さらに、ｎ−領域１７．１８の長
さも、スペーサー１９の長さによって制御される。

第２図から第６図までは、本発明の方法及び装置を示し
ている。これらの図においても、共通の要素を表わすた
めに、第１図におけると同様の番号を用いている。

第２図は、スペーサーをマスクとして用いて形成された
ＬＤＤ構造を示した浅い接合のＭＯＳ　）ランシスター
を示している。酸化物のスペーサー１９はゲート電極１
６をソース領域１２とドレイン領域１３とから隔離して
、ＬＤＤ構造を画定する作用を果す。前記酸化物のスペ
ーサー１９は従来からマスクなしで形成され、最初に、
ウェハーの全表面上に５００から３０００オングストロ
ームの範囲の厚さの酸化物層を沈着あるいは成長させ、
次に、ソース領域１２）ドレイン領域１３、及びゲート
電極１６の表面上に、５０から３００オングストローム
の範囲の厚さの酸化物の薄層のみが残るまで（図示せず
）、前記層を非等方的に食刻することによって形成され
る。その結果としてゲートのエッヂ上には、３００から
２５００オングストロームの範囲の厚さを有したスペー
サー１９が形成される。当業界ではよく知られているよ
うに、非等方的な食刻を行うのに、フレオンと酸素のプ
ラズマによる活性イオン食刻（ＲＩＥ　）装置が用いら
れる。ソース領域１２とドレイン領域１３との表面にお
ける残りの酸化物の薄層は、ソース領域１２とドレイン
領域１３において誘起されるイオン注入による損傷を減
少させる役割を果す。

第３図は、第２の誘電体層２２を付加した後のＭＯＳ　
）ランシスターの断面図である。前記誘電体層２２は、
低圧化学蒸着（ＬＰＣＶＤ）あるいはプラズマ強化化学
蒸着（ＰＥＣＶＤ　）によって、１０００から５０００
オングストロームの範囲の厚さに沈着される。次に前記
誘電体層２２は、ソース領域１２）ドレイン領域１３、
及びゲート電極領域１６において珪素領域が露出するま
で、フレオンと酸素のプラズマによるＲＩＥ装置を用い
ることによって、非等方的に食刻される。第４図に示し
たように、スペーサー１９の表面上には１対の側壁状の
誘電体層２２）即ち、第２スペーサーのみが残る。これ
らは５００から４０００オングストロームの厚さを有し
ている。

露出した珪素領域上に天然の酸化物が全く残らないよう
にウェハーを洗浄した後に、第５図に示したように、ウ
ェハーの表面上にチタンのような金属層が、スパッタリ
ング、蒸着、あるいは化学蒸着（ＣｖＤ）によって、１
００カラ１０００オンクストロームの厚さにまで沈着さ
れる。プラチナ、コバルト、タングステンのような他の
金属を用いてもよい。このウェハーは次に、窒素雰囲気
の中で約３０分間、摂氏６００度から６７５度、好まし
くは６５０度において焼入れされ、珪酸領域２４．２５
が形成される。その表面は次に湿式食刻剤（アンモニア
水：過酸化水素：水：１：１：５）で処理され、窒化チ
タンと未反応のチタンとが除去される。

第６図に示したような最終構造においては、層２４．２
５はソース領域、ドレイン領域、及びゲート領域におけ
る珪酸層を示している。

要約的にいうと、本発明によると、第１スペーサーはＮ
チャンネルのＭＯＳ　）ランシスターにおけるＬＤＤ構
造を最適的に画定するために、ゲート電極領域１６と、
ソース領域１２と、ドレイン領域１３とを隔離するため
に用いられ、第２スペーサーは、ゲート電極領域とソー
ス領域ｌドレイン領域とが短絡するのを防ぐために、珪
酸領域を最適的に画定するために用いられることがわか
るであろう。結果的に、ｎ−領域の長さと、珪酸のゲー
ト電極とソース領域ｌドレイン領域との間の長さとは独
立的に制御することができる。２つのスペーサーの下で
の横方向の分散領域の長さは、ソース領域あるいはドレ
イン領域の接合深さに等しいか、あるいはそれより長く
作ることができ、それによって接合部の漏洩、ゲートと
ソース領域ｌドレイン領域との短絡、低いＥＳＤ保護、
単一スペーサーを用いた場合の従来技術の自己整列され
た珪酸ＭＯ８構造に固有の問題、を防ぐことができる。

例１−　合部漏ｉの比較チャンネルを組込んだ構造におけるＰ＋とｎ−の接合部
における漏洩が減少したことを説明するために、単一ス
ペーサーと二重スペーサーの珪酸半導体を比較したが、
後者は本発明によるものであった。９個のダイオードを
一７■の電圧で、ＨＰ４１４ＯＢ計を用いて試験した。

正方形構造と指形構造とを試験した正方形構造の面積及
び周辺長さはそれぞれ９００００平方ミクロン、１２０
０ミクロンで、指形構造のそれらは、それぞれ、７４１
００平方ミクロン、１０９２０ミクロンである。結果は
次の表の通りである。

五二上単一スペーサー珪酸Ｐ＋Ｎ−チャンネルシ温　指形２Ｅ−１０３，５Ｅ−１０２，９Ｅ−１２７，９Ｅ−０４２，２Ｅ−１０１，０Ｅ−０３２，６Ｅ−１１４，８Ｅ−１１２，７Ｅ−０７３，２Ｅ−０７６，９Ｅ−０９３，７Ｅ−０７７，０Ｅ−１１９，８Ｅ−１０１，４Ｅ−０８２，６Ｅ−０８３，８Ｅ−０７１，９Ｅ−０６二重スペーサー珪酵Ｐ＋Ｎ−チャンネル皿亙髭　　翫−髭３．１Ｅ−１２２，８Ｅ−１１４，３Ｅ−１２２，７Ｅ−１１２，８Ｅ−１２１，８Ｅ−１１２，８Ｅ−１２２，０Ｅ−１１３，１Ｅ−１２３，０Ｅ−１１４，１Ｅ−１２１，８Ｅ−１０３，６Ｅ−１２２，１Ｆ−１１４，３Ｅ−１２２，２Ｅ−１１３，９Ｅ−１２２，１Ｅ−１１上のデータは、各々のケース及び全てのケースにおいて
、接合部漏洩が二重スペーサーの珪酸構造と本発明の方
法を用いることによってかなり減少したことを示してい
る。このことは濃密包装の半導体装置の場合には特に重
要である。

例−２橋絡比較橋絡の比率が減少したことを示すために、単一スペーサ
ー構造と二重スペーサー構造とＨＰ　４０６２計を用い
て比較し、１マイクロアンペアの電流で２つの珪酸の多
珪素ライン間の電圧を測定した。第１スペーサーと第２
スペーサーの厚さ、測定時間、及びチタンの珪酸層の厚
さを設定する。もし電圧が１０ボルト以下ならば、その
構造は“橋絡シていると考えられる。結果は次の表の通
りである。

第１スペーサー３５００オングストローム３５００オングストローム３５００オングストローム３５００オングストローム２０００オングストローム２０００オングストローム１５００オングストローム１５００オングストローム１５００オングストローム１５００オングストローム１５００オングストローム１５００オングストロームＮ＋１２０分１２０分１２０分１２０分６０分６０分３０分３０分３０分３０分３０分３０分表−２策又五二二二二Ｏオングストローム３５００オングストロームＯオングストローム３５００オングストローム θオングストローム３５００オングストローム θオングストローム３５００オングストローム０オングストローム３５００オングストローム０オングストローム３５００オングストロームＰ＋４５分４５分４５分４５分２５分２５分１５分１５分１５分１５分１５分１５分チタン厚さ３００オングストローム３００オングストローム５００オングストローム５００オングストローム５００オングストローム５００オングストローム３００オングストローム３００オングストローム５００オングストローム５００オングストローム７００オングストローム７００オングストローム翌泣３６．７％３．３％６０％０％９０％３．３％１００％０％９３．３％６０％１００％８３．３％上のデータは、本発明による二重スペーサーの珪酸法を
用いた場合には橋絡の比率がはっきりと減少することを
示している。これらの結果は特に顕著であり、濃密に包
装された半導体装置の形成を容易にする。

【図面の簡単な説明】

第１図はトランジスターを形成している各種要素を示す
従来技術によるＭＯＳ　）ランシスターの断面図、第２
図から第６図までは本発明のＭＯＳ　）ランシスターを
形成する場合の幾つかの段階を示しており、第２図は第
１の誘電体スペーサーとＬＤＤ構造とを示した浅い接合
のＭＯＳ　）ランシスターの断面図、第３図は第２の誘
電体層を形成した後のＭＯＳ　）ランシスター、第４図
は二重のスペーサーを形成するために第２の誘電体層を
非等方的に食刻した後のＭＯＳ　）ランシスター、第５
図は金属層を沈着した後のＭＯＳ　）ランシスター、第
６図は熱処理をした後に、ゲート領域とソース領域ｌド
レイン領域との上に珪酸層を残して、未反応の金属を除
去した、本発明の方法の最終段階を示す。図において、１０・・・基層１２・・・ソース領域１３・・・ドレイン領域１６・・・ゲート領域１９・・・第１スペーサー２２・・・第２スペーサーである。

Claims

【特許請求の範囲】

（１）自己整列された金属酸化物半導体装置の製法にお
いて、（イ）ソース領域とドレイン領域とそれらの間に配置さ
れた上方へ突出したゲート領域とを有した半導体の表面
全体の上に、誘電体の層を形成することと、（ロ）前記ゲート領域の垂直方向の側壁部上のスペーサ
ーのところを残して、前記誘電体の全てを除去すること
と、（ハ）前記ソース領域と、ドレイン領域と、ゲート領域
とを軽くドープ処理することと、前記スペーサーは前記
軽くドープ処理した領域の一部分を画定しており、（ニ）前記軽くドープ処理した構造の上に、第２の誘電
体の層を形成することと、（ホ）前記スペーサー上に形成されたものを残して、全
ての第２誘電体を除去し、それによつて前記半導体上に
二重のスペーサーを形成し、ソース領域／ドレイン領域
及びゲート領域のドープ処理された珪素を露出させるこ
とと、（へ）前記半導体の全表面上に、ドープ処理した珪素と
反応する金属を沈着させることと、（ト）前記半導体を焼入れして、前記金属を露出したド
ープ処理された珪素と反応させることと、ソース領域と
ドレイン領域における前記露出した珪素は前記二重のス
ペーサーによつて部分的に画定されており、（チ）ソース領域／ドレイン領域及びゲート領域上の珪
酸領域を残して、未反応の層を除去することとを含むことを特徴とする半導体装置の製法。
（２）特許請求の範囲第１項記載の方法において、前記
誘電体の層は、化学蒸着、スピニング、あるいはスパッ
タリングによつて成長あるいは沈着される半導体装置の
製法。
（３）特許請求の範囲第１項記載の方法において、前記
誘電体の層は、二酸化珪素あるいは窒化珪素である半導
体装置の製法。
（４）特許請求の範囲第１項記載の方法において、前記
金属は、蒸発、スパッタリング、あるいは化学蒸着によ
つて沈着される半導体装置の製法。
（５）特許請求の範囲第１項記載の方法において、前記
金属はプラチナ、チタン、コバルト、あるいはタングス
テンである半導体装置の製法。
（６）特許請求の範囲第１項記載の方法において、前記
二重スペーサーの長さは、ソース領域とドレイン領域と
の接合部の深さの８０％に等しいか、あるいはそれより
長い半導体装置の製法。
（７）半導体装置において、基層と、前記基層から上方
の突出したゲート領域と、前記基層と前記ゲート領域と
の間における絶縁層と、前記基層上に位置していて、前
記ゲート絶縁層のエッヂ及び前記ゲート領域の垂直方向
側部と接触している第１スペーサーと、前記基層上に位
置していて、前記第１スペーサーと接触している第２ス
ペーサーとからなる半導体装置。
（８）特許請求の範囲第７項記載の装置において、前記
第１スペーサーは、前記基層において軽くドープ処理さ
れたソース構造とドレイン構造とを部分的に画定し、前
記第２スペーサーは珪酸のソース領域、ドレイン領域、
及びゲート領域を画定する半導体装置。
（９）特許請求の範囲第７項記載の装置において、前記
ゲート領域と、ソース領域及びドレイン領域とは、その
上に薄い珪酸金属の層を有している半導体装置。
（１０）特許請求の範囲第７項記載の装置において、第
１スペーサーは３００から２５００オングストロームの
厚さを有し、第２スペーサーは５００から４０００オン
グストロームの厚さを有している半導体装置。