JPH0227793A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0227793A JPH0227793A JP17741288A JP17741288A JPH0227793A JP H0227793 A JPH0227793 A JP H0227793A JP 17741288 A JP17741288 A JP 17741288A JP 17741288 A JP17741288 A JP 17741288A JP H0227793 A JPH0227793 A JP H0227793A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- insulating substrate
- board
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路に関し、特に装置の薄型化、小型
化を提供する混成集積回路に関する。
化を提供する混成集積回路に関する。
従来この種の混成集積回路は、絶縁基板の表（おもて）
面あるいは裏面に形成された導体層パターンによりイン
ダクタンスを構成していたか（第３図（ａ））、あるい
はフィル等のディスクリート部品によりインダクタンス
を構成していた（第３図（ｂ））。
面あるいは裏面に形成された導体層パターンによりイン
ダクタンスを構成していたか（第３図（ａ））、あるい
はフィル等のディスクリート部品によりインダクタンス
を構成していた（第３図（ｂ））。
上述した従来の混成集積回路は、インダクタンスをパタ
ーンで形成する場合、必要なインダクタンスを得るため
にパターン面積を広くとる必要があり、装置の小型化又
は高集積化を図るうえで不都合を生じるという欠点があ
る。
ーンで形成する場合、必要なインダクタンスを得るため
にパターン面積を広くとる必要があり、装置の小型化又
は高集積化を図るうえで不都合を生じるという欠点があ
る。
また、コイル等のディスクリート部品でインダクタンス
を構成した場合は、使用するディスクリート部品の厚さ
により装置の厚さあるいは高さが制限され装置の薄型化
に不都合を生じるという欠点がある。
を構成した場合は、使用するディスクリート部品の厚さ
により装置の厚さあるいは高さが制限され装置の薄型化
に不都合を生じるという欠点がある。
本発明の混成集積回路は、絶縁基板とこの絶縁基板の表
（おもて）面に形成された第１の導体層と、絶縁基板の
裏面に形成された第２の導体層を絶縁基板に形成された
スルーホール（貫通穴）とスルーホール内壁あるいは内
部に形成された第３の導体層を有し、第３の導体層は第
１の導体層と、第２の導体層を電気的に導通させており
、第１の導体層、第２の導体層及び第３の導体層により
インダクタンス回路を構成している。
（おもて）面に形成された第１の導体層と、絶縁基板の
裏面に形成された第２の導体層を絶縁基板に形成された
スルーホール（貫通穴）とスルーホール内壁あるいは内
部に形成された第３の導体層を有し、第３の導体層は第
１の導体層と、第２の導体層を電気的に導通させており
、第１の導体層、第２の導体層及び第３の導体層により
インダクタンス回路を構成している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の図であり、第１図（ａ）は
絶縁基板の表（おもて）パターン図、第１図すは絶縁基
板の裏パターン図、第１図Ｃは絶縁基板の縦断面図（Ａ
−Ａ’ ）である。
絶縁基板の表（おもて）パターン図、第１図すは絶縁基
板の裏パターン図、第１図Ｃは絶縁基板の縦断面図（Ａ
−Ａ’ ）である。
厚さ０．６３５ａｍ＋のアルミナセラミックの絶縁基板
１の表（おもて）面にＭｌの導体層２が厚膜印刷で厚さ
１２μｍ程度で形成され絶縁基板１の裏面には第２の導
体層３が厚さ１２μｍ程度で形成さ九、絶縁基板１に直
径０．３ｍｍ程度のスルーホール４が形成されており、
第１の導体層２と第２の導体層３はスルーホール４の内
壁に形成された第３の導体層５により電気的に導通して
いた。第１の導体層２．第２の導体層３．第３の導体層
５によりインダクタンス回路を形成している。
１の表（おもて）面にＭｌの導体層２が厚膜印刷で厚さ
１２μｍ程度で形成され絶縁基板１の裏面には第２の導
体層３が厚さ１２μｍ程度で形成さ九、絶縁基板１に直
径０．３ｍｍ程度のスルーホール４が形成されており、
第１の導体層２と第２の導体層３はスルーホール４の内
壁に形成された第３の導体層５により電気的に導通して
いた。第１の導体層２．第２の導体層３．第３の導体層
５によりインダクタンス回路を形成している。
第２図は本発明の他の実施例の縦断面図で放熱板付混成
集積回路の例を示す。一実施例と同様に絶縁基板ｌに第
１の導体層２．第２の導体層３゜スルーホール４及び第
３の導体層５が形成されており第１の導体層２．第２の
導体層３．第３の導体層５によりインダクタンスを構成
している。絶縁基板ｌの裏面には第４の導体層６が厚さ
１２μｍ程度で形成され、厚さ２．５−程度の銅製の金
属部材７と、第４の導体層６が半田等のソルダー８によ
りろう付けされている。さらに、第２の導体層３及び第
３の導体層５が金属部材７及び第４の導体層６と電気的
導通がない様にセラミック等の絶縁層９が厚さ３０μｍ
程度で形成されている。
集積回路の例を示す。一実施例と同様に絶縁基板ｌに第
１の導体層２．第２の導体層３゜スルーホール４及び第
３の導体層５が形成されており第１の導体層２．第２の
導体層３．第３の導体層５によりインダクタンスを構成
している。絶縁基板ｌの裏面には第４の導体層６が厚さ
１２μｍ程度で形成され、厚さ２．５−程度の銅製の金
属部材７と、第４の導体層６が半田等のソルダー８によ
りろう付けされている。さらに、第２の導体層３及び第
３の導体層５が金属部材７及び第４の導体層６と電気的
導通がない様にセラミック等の絶縁層９が厚さ３０μｍ
程度で形成されている。
以上説明したように本発明は絶縁基板の表裏両面の導体
パターンとスルーホールによりインダクタンス回路を構
成することンこよう、第３図（ａ）に示す様な絶縁基板
の表又は裏面の片側の木によってインダクタンスを形成
していた従来例に比べてインダクタンス回路の基板占有
面積を約１／２に減らすことができる。又、第３図（ｂ
）に示す様なコイル等のディスクリート部材１０を絶縁
基板１に半田等のソルダー８でろう付けして使用した従
来例に比べて導体印刷のみで形成した本発明は装置の薄
型化を提供できる。さらに装置の製造においてディスク
リート部材を回路にろう付する工数の削減と部材の資材
費の削減効果が見込まれる。
パターンとスルーホールによりインダクタンス回路を構
成することンこよう、第３図（ａ）に示す様な絶縁基板
の表又は裏面の片側の木によってインダクタンスを形成
していた従来例に比べてインダクタンス回路の基板占有
面積を約１／２に減らすことができる。又、第３図（ｂ
）に示す様なコイル等のディスクリート部材１０を絶縁
基板１に半田等のソルダー８でろう付けして使用した従
来例に比べて導体印刷のみで形成した本発明は装置の薄
型化を提供できる。さらに装置の製造においてディスク
リート部材を回路にろう付する工数の削減と部材の資材
費の削減効果が見込まれる。
第１図（ａ）は本発明の一実施例の表パターンを示す平
面図、第１図（ｂ）は本発明の一実施例の裏面パターン
を示す平面図、第１図（ｃ）は第１図（ａ）、第１図（
ｂ）のＡ−Ａ’線断面図、第２図は本発明の他の実施例
の縦断面図、第３図（ａ）、第３図（ｂ）は従来例の縦
断面図である。 １、・・・・・・絶縁基板、２・・・・・・第１の導体
層、３・・・・・・第２の導体層、４・・・・・・スル
ーホール、５・・・・・・第３の導体層、６・・・・・
・第４の導体層、７・・・・・・金属部材、８・・・・
・・ソルダー ９・・・・・・絶縁層、１０・・・・・
・ディスクリート部材（コイル等）。 代理人 弁理士 内 原 音 量ｌ凹（Ｃ） ６手４６キ停層 翳２ 図
面図、第１図（ｂ）は本発明の一実施例の裏面パターン
を示す平面図、第１図（ｃ）は第１図（ａ）、第１図（
ｂ）のＡ−Ａ’線断面図、第２図は本発明の他の実施例
の縦断面図、第３図（ａ）、第３図（ｂ）は従来例の縦
断面図である。 １、・・・・・・絶縁基板、２・・・・・・第１の導体
層、３・・・・・・第２の導体層、４・・・・・・スル
ーホール、５・・・・・・第３の導体層、６・・・・・
・第４の導体層、７・・・・・・金属部材、８・・・・
・・ソルダー ９・・・・・・絶縁層、１０・・・・・
・ディスクリート部材（コイル等）。 代理人 弁理士 内 原 音 量ｌ凹（Ｃ） ６手４６キ停層 翳２ 図
Claims (1)
- 絶縁基板の一主面及び他の主面に形成された導体層を前
記絶縁基板に形成されたスルーホールで電気的導通をと
ることにより形成されているインダクタンスを有するこ
とを特徴とする混成集積回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17741288A JPH0227793A (ja) | 1988-07-15 | 1988-07-15 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17741288A JPH0227793A (ja) | 1988-07-15 | 1988-07-15 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227793A true JPH0227793A (ja) | 1990-01-30 |
Family
ID=16030475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17741288A Pending JPH0227793A (ja) | 1988-07-15 | 1988-07-15 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116886A (ja) * | 1990-09-06 | 1992-04-17 | Toko Inc | 電力用複合部品 |
-
1988
- 1988-07-15 JP JP17741288A patent/JPH0227793A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116886A (ja) * | 1990-09-06 | 1992-04-17 | Toko Inc | 電力用複合部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07109932B2 (ja) | 回路アセンブリ | |
| JPH10289837A (ja) | 積層電子部品 | |
| JP4503871B2 (ja) | セラミック基板の製造方法 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP2656585B2 (ja) | 集積回路部品とその実装構造 | |
| JPH0227793A (ja) | 混成集積回路 | |
| JP2007335842A (ja) | チップ型電子部品 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JPS62189707A (ja) | 積層インダクタ | |
| JP2754764B2 (ja) | 混成集積回路 | |
| JPS5853854A (ja) | 高密度ｌｓｉパツケ−ジ | |
| JP2000058995A (ja) | セラミック回路基板及び半導体モジュール | |
| JP4043242B2 (ja) | 面実装型の電子回路ユニット | |
| JPH08186196A (ja) | 半導体装置の実装構造 | |
| JPH06326471A (ja) | 多層配線基板 | |
| JPH01302757A (ja) | 基板集合シート | |
| JPS61294850A (ja) | 半導体集積回路装置 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JP2697345B2 (ja) | 混成集積回路 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPH04366567A (ja) | 配線基板 | |
| JPS6347248B2 (ja) | ||
| JPH0160959B2 (ja) | ||
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JPS60100453A (ja) | 半導体装置用パツケ−ジ |