JPH0227819B2 - - Google Patents

Info

Publication number
JPH0227819B2
JPH0227819B2 JP54010271A JP1027179A JPH0227819B2 JP H0227819 B2 JPH0227819 B2 JP H0227819B2 JP 54010271 A JP54010271 A JP 54010271A JP 1027179 A JP1027179 A JP 1027179A JP H0227819 B2 JPH0227819 B2 JP H0227819B2
Authority
JP
Japan
Prior art keywords
transistor
region
collector
current
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP54010271A
Other languages
English (en)
Other versions
JPS54114986A (en
Inventor
Bii Jaretsuto Robaato
Deii Peisu Uiruson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS54114986A publication Critical patent/JPS54114986A/ja
Publication of JPH0227819B2 publication Critical patent/JPH0227819B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01818—Interface arrangements for integrated injection logic (I2L)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/65—Integrated injection logic

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Description

子１，２ 前記第２反転トランジスタ構造の前記コレクタ
領域に結合され、出力信号が集積論理（I2L）回
路を直接駆動するのに適合しているアナログ差動
信号に応答して、シングルエンデツド出力信号が
そこに与えられる少なくとも１つの出力端子３、
を具えるインタフエース回路を具備することを特
徴とする逆方向トランジスタを用いた差動−シン
グルエンデツド変換回路。
２ 前記シングルエンデツド出力電流信号は、基
板内に配置されるI2L回路のスイツチングに適合
せしめられることを特徴とする前記特許請求の範
囲第１項記載の逆方向トランジスタを用いた差動
−シングルエンデツド変換回路。
【発明の詳細な説明】
本発明は、一般的に差動−シングルエンデツド
変換回路に関し、更に詳しくはインデグレーテツ
ド・インジエクシヨン・ロジツク（I2L）の手法
を用いる差動−シングルエンデツド変換回路に関
する。
パイポーラの差動入力比較回路は、集積回路の
分野で良く知られている。一般には、比較回路
は、第１の入力端に印加された電圧が第２の入力
端に印加された電圧より高いか低いかを表示する
機能を有している。差動入力電圧はエミツタ結合
されたトランジスタ対に結合し、このトランジス
タ対のコレクタは差動−シングルエンデツド変換
回路の差動ドライブ電流を供給する。
集積回路技術の発展に伴つて、１個のチツプ上
にアナログ及びデジタル機能を単一の集積回路と
して形成できるようになつた。インデグレーテツ
ド・インジエクシヨン・ロジツク（I2L）は、集
積度を増しチツプ面積を減ずるデジタル論理機能
として良く知られた先行技術である。バイポーラ
のアナログ回路をI2Lと組合せた回路も公知であ
る。しかしながな、先行技術の回路におけるリニ
ア部分は、一般には、通常のnpn、pnpトランジ
スタを用いて形成され、各トランジスタは、他の
トランジスタを形成するのに用いられるエピタキ
シヤル領域から逆バイアスされた接合によつて分
離されるものであつた。一般には、エピタキシヤ
ル領域内にハイ・ドープの分離用ｐ型拡散を行つ
て分離用エピタキシヤル領域を形成することによ
り、電気的分離を達成するものである。従つて、
単一の集積積回路チツプ上にアナログ及びデジタ
ルの複合機能を有する先行技術の回路は、チツプ
のデジタル部分に第一義的にI2Lを使用するもの
であつた。チツプのアナログ部分にI2L構造を使
用することによりチツプ面積をかなり節約できる
ことは熟練した技術者ならば容易に理解できる。
更に、回路のアナログ部分とデジタル部分の境
界において、アナログ回路の出力がデジタル回路
への入力と適合することが望まれる。従つて、差
動−シングルエンデツド変換回路がI2Lゲートを
直接ドライブするのに適したマルチ・コレクタ出
力を発生するようにすることは先行技術をかなり
改良することになるが、熟練した技術者はこれを
理解しよう。
オフセツトがゼロの理想的な比較回路は、差動
入力がゼロ、即ち第１の入力電圧と第２の入力電
圧が等しいとき、シングルエンデツド出力をスイ
ツチしよう。任意のチツプ内の温度変化あるいは
一つのチツプから他のチツプにわたるプロセスの
変化が生じた場合でも、比較回路のオフセツトを
最小に保つことが望ましい。通常のnpn、pnpト
ランジスタはI2Lデバイスとは異つているので、
回路に温度変化又はプロセスの変化が生じたとき
は、通常のトランジスタのパラメータ変化はI2L
デバイスのパラメータ変化とは異つたものとな
る。従つて、I2L回路と直接のインターフエース
を有すると共に温度又はプロセスの変化にかかわ
らず小さなオフセツトを有する比較回路は、先行
技術を大いに改良するものであり、熟練技術者は
これを理解し得よう。
本発明の目的は集積回路の面積を減少させるた
めにI2Lデバイス構造を使用した差動−シングル
エンデツド変換器を提供することにある。
本発明の目的は、また、マルチ出力端を有する
差動−シングルエンデツド変換器を提供すること
にある。
I2L回路を直接ドライブするのに適した差動−
シングルエンデツド変換器を提供することも本発
明の目的である。
最後に、本発明の一つの目的は、I2L回路と両
立し且つ電圧比較回路として使用したときに比較
回路に関連したオフセツトを最少にする差動−シ
ングルエンデツド変換器を提供することにある。
手短かに表現すれば、本発明は、第１、第２の
コレクタを有する第１のトランジスタと、１ない
しそれ以上のコレクタを有する第２のトランジス
タとを備え、上記第１のトランジスタのエミツタ
と上記第２のトランジスタのエミツタが共通の半
導体領域を形成するように上記第１、第２のトラ
ンジスタが逆方向に（lnvert）（反転）されてい
るものである。第１のトランジスタの第１のコレ
クタは、第１のトランジスタのベースに接続され
てダイオードを形成する。第１のトランジスタの
第１、第２のコレクタは差動入力信号を受ける。
第１のトランジスタの第２のコレクタは、第２の
トランジスタのベースに接続されて第２のトラン
ジスタの導通状態と非導通状態を切替える。第２
のトランジスタの各コレクタは、I2Lゲートの入
力端を直接ドライブするのに適合せしめられる。
共通の半導体領域を供有する逆方向（反転）デバ
イス（inverted device）として第１、第２のト
ランジスタを製造することは、チツプ面積を有効
に逓減する。これに加えて、第１、第２のトラン
ジスタのデバイス特性のマツチング（matching）
は、関連した比較回路のオフセツトが、温度又は
回路プロセスの変化にかかわらず、最小に保たれ
ることを可能にする。
第１図は変換回路の回路図を図示するが、これ
は、端子１及び２において差動入力信号を受け、
端子３においてシングルエンデツド出力信号を発
生する。入力端子１はダイオード５のアノード及
びトランジスタ７のベースに結合する。ダイオー
ド５のカソード及びトランジスタ７のエミツタ
は、接地電位源に結合される。ダイオード５を流
れる電流がトランジスタ７のエミツタ電流と等し
い状態でダイオード５の順方向電圧がトランジス
タ７の順方向ベース−エミツタ電圧を等しくなる
ように、ダイオード５及びトランジスタ７はマツ
チ（match）している。入力端子２は、トランジ
スタ７のコレクタ及びトランジスタ９のベースに
結合される。トランジスタ９のエミツタは接地電
位源に結合する。トランジスタ９のコレクタは出
力端子３に結合する。
差動入力信号は、端子１に第１の入力電流を供
給し、端子２に第２の入力電流を供給する。第１
の入力電流はダイオード５を流れ、トランジスタ
７のベース端子に順バイアス電圧を生じる。トラ
ンジスタ７とダイオード５は互いにマツチしたデ
バイスであるから、トランジスタ７のコレクタ
は、ダイオード５を流れる電流と等しい値の電流
を流す。入力端子２に供給される第２の入力電流
が入力端子１に供給される第１の入力電流に等し
いならば、トランジスタ７のコレクタは入力端子
２に供給された電流の全てを流すことができる。
この結果、トランジスタ９に正バイアスするため
のベース電流がないので、トランジスタ９は非導
通となる。しかしながら、入力端子２に供給され
る入力電流が入力端子１に供給される入力電流を
上廻るならば、トランジスタ７のコレクタは入力
端子２に供給された全電流を流すことができな
い。この結果、余分となつた電流がトランジスタ
９のベースに流れこみ、トランジスタ９を導通さ
せる。これとは逆に、入力端子１に供給される入
力電流が入力端子２に供給される入力電流を上廻
るならば、トランジスタ７のコレクタは、順バイ
アスされたベース・エミツタ接合の要求を満す程
度に大きな値の電流を供給することできないの
で、トランジスタ７は飽和する。トランジスタ７
が飽和した状態では、トランジスタ９のベースに
は過剰な電流が何ら供給されず、トランジスタ９
は非導通となる。このようにして、入力端子２に
供給される電流とトランジスタ７が要求する電流
との差分に等しい制御電流がトランジスタ９のコ
レクタに発生する。この制御電流は、差分入力信
号に応答して、トランジスタ９の導通、非導通の
状態間の切替えを行う。
本発明の一実施例に従つて、第１図の回路がマ
ルチコレクタの逆方向トランジスタ構造で第２図
に図示されている。第１のトランジスタ１１は、
第１のコレクタ１３及び第２のコレクタ１４を有
している。第２のトランジスタ１６は、第１のコ
レクタ１８、第２のコレタタ２０及び第３のコレ
クタ２１を有している。差動入力信号は、同様
に、入力端子１及び２に受信される。入力端子１
は、トランジスタ１１のコレクタ１３及びベース
に結合する。トランジスタ１１のエミツタは、接
地電位源に結合する。このように、第１のコレク
タ１３は、第１図のダイオード５に対応してトラ
ンジスタ１１内にダイオードを形成するように接
続される。入力端子２は、トランジスタ１１の第
２のコレクタ１４及びトランジスタ１６のベース
に結合する。第２コレクタ１４は第１図のトラン
ジスタ７のコレクタに対応し、前述のように、ト
ランジスタ１６を導通状態と非導通状態間に切替
えるように動作する。トランジスタ１６のコレク
タ１８は、出力端子３に結合する。従つて、トラ
ンジスタ１６が非導通のとき、出力端子３は高イ
ンピーダンスとなる。出力端子２４及び２５は、
それぞれコレクタ２０及び２１に結合される。従
つて、トランジスタ１６が非導通のとき、出力端
子２４及び２５もまた高インピーダンスとなる。
しかしながら、トランジスタ１６が導通される
と、コレクタ１８，２０及び２１は導通され、出
力端子３，２４及び２５は負荷電流（図示せず）
を吸込むのに使用される。
第１のトランジスタ１１及び第２のトランジス
タ１６をI2Lと両立する逆方向トランジスタとし
て製造することによつて、小寸法と比較的高い電
流利得とを有するマルチ・コレクタ・トランジス
タを容易に提供できる。本発明の一実施例により
構成された差動−シングルエンデツド変換回路の
上面図が第３図に図示されている。半導体領域３
０は、ｐ型半導体基板上に形成されたｎ型のエピ
タキシヤル半導体層であるが、これは、第４図に
詳細に図示されている。半導体領域３０内には、
各々第１及び第２のトランジスタのベース領域に
対応して、第１のｐ型半導体領域３２及び第２の
ｐ型半導体領域３３が形成される。これらｐ型半
導体領域３２及び３３を囲んで、ハイ・ドープの
ｎ型半導体領域３５が半導体領域３０内に形成さ
れる。I2Lの技術分野で良く知られているように、
半導体領域３５はこのトランジスタの電流増幅率
即ち逆方向（inverse）電流増幅率を増加させる
と共に領域３２、領域３０及び領域３３で形成さ
れるpnpトランジスタの寄生効果を消去すること
により、第２のトランジスタから第１のトランジ
スタを分離するように機能する。しかしながら、
エピタキシヤル領域３０で形成された第１のトラ
ンジスタ及び第２のトランジスタのエミツタ領域
は、半導体領域３５を介して電気的に結合する。
導体３６は、半導体領域３５へのオーミツク接触
を行い、エピタキシヤル領域３０を接触電位にバ
イアスする。第１のトランジスタの第１、第２の
コレクタに各々対応して、ｐ型半導体領域３２内
にｎ型半導体領域３７及び３８が形成される。第
２のトランジスタの第１のコレクタに対応して、
ｎ型半導体領域４０がｐ型半導体領域３３内に形
成される。マルチ出力信号を供給するには、ｐ型
半導体領域３３内に付加的なコレクタ領域を形成
すればよいことは当業者にとつて自明ある。図示
の便宜上、第４図の断面図に対応する第３図のト
ランジスタが離れて配置されている。しかしなが
ら、よりコンパクトな構造とするため、半導体領
域３２及び３３を近づけて形成できることは当業
者にとつて自明である。
第３図に示した構造は、第４図に詳細な断面図
で図示されている。回路はｐ型基板４２内に形成
されるが、この基板中にはハイ・ドープのｎ型埋
込み層が形成されている。エピタキシヤル領域３
０は、一般的には、４６で図示されるハイ・ドー
プｐ型拡散層により他のエピタキシヤル領域から
分離される。
再び第３図を参照すれば、第１の入力端子５０
は導体５１に結合し、この導体は第１のコレクタ
領域３７にオーミツク接触を行うと共にベース接
触５３においてベース領域３２にオーミツク接触
を行う。第２の入力端子５４は導体５５に結合
し、この導体は第２のコレクタ領域３８にオーミ
ツク接触を行うと共に接触５７において第２のト
ランジスタのベース領域３３にオーミツク接触を
行う。第２のトランジスタのコレクタ領域４０
は、出力端子６１に接続される導体６０にオーミ
ツク接触を行う。このようにして、端子５０及び
５４は差動入力信号を受ける手段を提供し、出力
端子６１はシングルエンデツド出力信号を提供す
る手段を与える。
導体５１は、第１のトランジスタのベース領域
を第１のトランジスタの第１のコレクタ領域及び
入力端子５０に結合するための手段である。導体
５５は、第１のトランジスタの第２のコレタ領域
を第２のトランジスタのベース領域及び第２の入
力端子に結合するための手段である。
第４図から明らかなように、第１及び第２のト
ランジスタは、バーテイカルnpn構造であり、エ
ピタキシヤル領域３０が第１及び第２のトランジ
スタの双方に対してエミツタとして機能するよう
な逆方向モード（inverted mode）で動作する。
単一の分離されたエピタキシヤル領域内にダイオ
ード５、トランジスタ７及びトランジスタ９（第
１図に図示）を形成することにより、先行技術の
変換回路に比べて所要面積がはるかに小さな差動
−シングルエンデツド変換回路が提出される。こ
れに加えて、回路の寸法を何ら増加させることな
くマルチ出力信号を容易に供給できる。
第２図の差動−シングルエンデツド変換回路
が、比較回路及びI2L回路に結合した状態で、第
５図のブロツク６０に図示されている。エミツタ
結合トランジスタ６５及び６６のそれぞれのベー
スに結合した入力端子６２及び６３に差動入力電
圧が受信される。トランジスタ６５及び６６のエ
ミツタ端子は、このエミツタ結合トランジスタに
電流I1を供給する電流源７０にノード６８で結合
する。電流源７０の第２の端子は、正電圧VCCで
バイアスされた導体７１に結合する。差動入力電
圧の変化に伴つて、トランジスタ６５及び６６の
コレクタによつて供給される電流が変化する。端
子６２及び６３に印加される電圧が等しいなら
ば、トランジスタ６５及ば６６の各々は電流源７
０により供給される電流の半分即ちI1／２を流
す。
トランジスタ６５及び６６のコレクタは、差動
−シングルエンデツド変換回路６０の入力端子１
及び２の各々に結合する。第１図を参照して既に
説明したように、端子１及び２で受けた差動入力
信号に応じた制御電流が、トランジスタ１１のコ
レクタ１４に発生する。この制御電流の変化に応
じて、トランジスタ１６は導通と非導通状態の間
を切替えられる。トランジスタ１６のコレクタ１
８は、端子３を経てI2Lゲートの入力に結合する。
電流源７５が、正バイアス供給導体７１とI2Lト
ランジスタ７６のベース間に接続される。トラン
ジスタ１６が非導通のときは、電流源７５から供
給された電流はトランジスタ７６のベースに流れ
こんでトランジスタ７６を導通させる。しかし、
トランジスタ１６が導通すれば、電流源７５から
供給された電流はコレクタ１８に流れこんでトラ
ンジスタ７６のベースから引出され、トランジス
タ７６を非導通にする。I2L回路は、当該技術分
野で良く知られているので、これ以上の詳細は省
く。詳しい説明は、Hear、Slob及びWulmsによ
る“Bipolar LSITakes Ａ New Direction
With Integrated Injection Logic”、
Electronics、Cctober3、1974を参照されたい。
比較回路のオフセツトがゼロとなるためには、
トランジスタ６５により供給されるコレクタ電流
がトランジスタ６６により供給されるコレクタ電
流に等しくなつたときに、トランジスタ１６が導
通状態から非導通状態に切替わることが望まし
い。トランジスタ１６のコレクタ１８が電流源７
５により供給された電流I2の全量を流すために
は、ベース電流ibとトランジスタ１６の逆方向電
流利得βIの積が電流I2に等しくなるように、十分
なベース電流ドライブがトランジスタ１６に供給
されなければならない。トランジスタ１１のコレ
クタ１４に引きこまれる電流に対して入力端子２
から供給される電流の過剰分を表わす制御電流が
I2／βIに等しいときは、トランジスタ１６は出力
を切替えよう。出力端子２４及び２５もI2Lゲー
トに接続されておけば、この制御電流はI2／βIの
３倍でなければならない。
比較回路のオフセツトがゼロになるためには、
トランジスタ１６は、端子６２及び６３に加わる
電圧が等しいとき、即ちトランジスタ６５及び６
６のコレクタから供給される電流の各々がI1／２
のとき、切替わなければならない。コレクタ１３
の電流をICとすれば、コレクタ１４の電流もまた
ICである。従つて、トランジスタ１１に供給され
るベース電流は2IC／βIである。トランジスタ１
１及び１６の双方が第３図に図示するように、逆
方向トランジスタとして製作されるので、トラン
ジスタ１１の電流利得βIはトランジスタ１６のそ
れと同一である。従つて、トランジスタ６５のコ
レクタによつて供給された電流I1／２は、コレク
タ１３の電流ICとトランジスタ１１に供給された
ベース電流2IC／βIの和に等しい。トランジスタ
６６のコレクタによつて供給された電流I1／２
は、コレクタ１４の電流ICとトランジスタ１６に
供給されたベース電流との和に等しい。従つて、
トランジスタの切替えが行われる変化点のオフセ
ツトがゼロとなるためには、トランジスタ１６へ
のベース電流がトランジスタ１１に供給されたベ
ース電流即ち2IC／βIに等しいことが示されなけ
ればならない。トランジスタ１６が単一のコレク
タを有する場合には、電流源７５に2ICに等しい
電流I2を供給せしめることにより上記の条件が満
足される。ICは略々I1／２に等しいから、I2をI1
に等しくすることによつてゼロ・オフセツトの条
件が満たされる。I2Lと両立するプロセスにより
回路を製作し比較的大きな電流利得を得る場合に
は、ICとI1／２を等しいとする近似は妥当であ
る。トランジスタ１６が複数個、ｎ個、のコレク
タを有し、各コレクタがI2Lゲート電流I2を吸い
こむ場合には、I1はI2のｎ倍とされる。
温度及び回路プロセスの変動にかかわらず電流
比が一定であるような一定比率の電流I1及びI2を
供給する手法は良く知られている。トランジスタ
１１及び１６の電流利得特性はマツチしているの
で、温度及び回路処理の変動にかかわらず、変化
点においてトランジスタ６５のコレクタによりト
ランジスタ１１のベースに供給されるベース電流
と、トランジスタ６６のコレクタによりトランジ
スタ１６のベースに供給されるベース電流とは実
質上常に等しい。このように、トランジスタ１１
及びトランジスタ１６の双方を逆方向デバイスと
して製作することにより、チツプ面積を逓減し且
つI2Lベースを直接ドライブするためのマルチ出
力端子を有する差動−シングルエンデツド変換回
路を提供すると共に、比較回路のオフセツト誤差
を最小にすることができる。
実施例を参照して本発明を説明したが、これら
は例示を目的としたものにすぎず、本発明の範囲
に限定するものではない。当業者であれば、本発
明の範囲と精神の範囲内で特許請求の範囲に記載
された種々の変形を容易になし得よう。
【図面の簡単な説明】
第１図は、差動入力−シングルエンデツド出力
変換回路の回路図、第２図は、デユアル・コレク
タの第１のトランジスタ及びマルチ・コレクタの
第２のトランジスタを備えた本発明の一実施例の
回路図、第３図は第１、第２のトランジスタ及び
両者の接続を示す集積回路チツプの上面図、第４
図は第３図の上面図に対応する集積回路断面図、
第５図は比較回路と共に使用されI2L回路を直接
ドライブする差動−シングルエンデツド変換回路
の回路図。 １，２……各第１、第２の差動入力端子、３…
…シングルエンデツド出力端子、１１……第１の
トランジスタ、１３，１４……各第１のトランジ
スタの第１、第２のコレクタ、１６……第２のト
ランジスタ、１８，２０，２１……各第２のトラ
ンジスタのマルチコレクタ端子、３０……半導体
領域、３２，３３……各第１、第２のｐ型半導体
領域、３５……ハイ・ドープのｎ型半導体領域、
３７，３８，４０……ｎ型半導体領域、４６……
ハイ・ドープｐ型拡散層、６５，６６……エミツ
タ結合トランジスタ、７０，７５……電流源、７
６……I2Lトランジスタ。

Claims (1)

  1. 【特許請求の範囲】 １ 基板及び基板上に配置したエピタキシヤル領
    域を有し、アナログ差動入力信号をシングルエン
    デツド出力電流信号に変換する集積回路上に配置
    されるインタフエース回路であつて、 エミツタ領域を、エピタキシヤル領域により形
    成させ、ベース領域を、エピタキシヤル領域内に
    配置させ、第２コレクタ領域を前記ベース領域内
    に配置させた第１反転トランジスタ構造１１、 前記第１反転トランジスタ構造の前記ベース領
    域をその第１コレクタ領域に結合する第１接続回
    路、 エミツタ領域を、前記第１反転トランジスタ構
    造のエミツタ領域と共同してエピタキシヤル領域
    内に形成させ、ベース領域をエピタキシヤル領域
    内に配置させ、少なくとも１つのコレクタ領域
    を、前記第２反転トランジスタ構造の前記ベース
    領域内に配置させた第２反転トランジスタ構造１
    ６、 前記第１反転トランジスタ構造の前記第２コレ
    クタ領域を前記第２反転トランジスタ構造の前記
    ベース領域に結合させる第２接続回路、 アナログ差動入力信号が供給される前記第１、
    第２接続回路に夫々結合される第１、第２入力端
JP1027179A 1978-02-14 1979-01-31 Differential singleeended converter circuit using reverse transistor Granted JPS54114986A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US87762578A 1978-02-14 1978-02-14

Publications (2)

Publication Number Publication Date
JPS54114986A JPS54114986A (en) 1979-09-07
JPH0227819B2 true JPH0227819B2 (ja) 1990-06-20

Family

ID=25370361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1027179A Granted JPS54114986A (en) 1978-02-14 1979-01-31 Differential singleeended converter circuit using reverse transistor

Country Status (8)

Country Link
US (1) US4326135A (ja)
JP (1) JPS54114986A (ja)
DE (1) DE2901727A1 (ja)
FR (1) FR2417113A1 (ja)
GB (1) GB2014387B (ja)
HK (1) HK66784A (ja)
MY (1) MY8500494A (ja)
SG (1) SG18484G (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138271A (en) * 1979-04-13 1980-10-28 Sony Corp Semiconductor integrated circuit device
JPS564934A (en) * 1979-06-25 1981-01-19 Hitachi Ltd Input interface circuit
US4357548A (en) * 1980-05-30 1982-11-02 Rca Corporation Circuit arrangement using emitter coupled logic and integrated injection logic
FR2491276A1 (fr) * 1980-09-26 1982-04-02 Trt Telecom Radio Electr Circuits d'interface entre couches de logique a injection empilees et polarisees a differentes tensions
US4525663A (en) * 1982-08-03 1985-06-25 Burr-Brown Corporation Precision band-gap voltage reference circuit
JPS5989034A (ja) * 1982-11-12 1984-05-23 Hitachi Ltd 入力回路
JPS59108428A (ja) * 1982-12-14 1984-06-22 Toshiba Corp インタ−フエ−ス回路
DE3309396A1 (de) * 1983-03-16 1984-09-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur pegelanpassung
GB2150779B (en) * 1983-12-05 1987-03-04 Burr Brown Corp Leakage current compensation method and structure for integrated circuits
JPS61103306A (ja) * 1984-10-26 1986-05-21 Nec Corp 基準電流発生回路
IT1186110B (it) * 1985-11-27 1987-11-18 Sgs Microelettronica Spa Dispositivo di protezione contro l'effetto filotante di transitori parassiti in circuiti integrati monolitici
US5055417A (en) * 1987-06-11 1991-10-08 National Semiconductor Corporation Process for fabricating self-aligned high performance lateral action silicon-controlled rectifier and static random access memory cells
JPS6449420A (en) * 1987-08-20 1989-02-23 Mitsubishi Electric Corp Interface circuit
US5345116A (en) * 1993-07-06 1994-09-06 Rohm Co., Ltd. IIL circuit and integrated circuit having the same
JP3489265B2 (ja) * 1995-05-19 2004-01-19 ソニー株式会社 半導体装置の製法
US5654662A (en) * 1995-07-28 1997-08-05 Harris Corporation Inverted BJT current sources/sinks in RF circuits and methods
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7844437B1 (en) * 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8516025B2 (en) * 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7107040A (ja) * 1971-05-22 1972-11-24
US3735151A (en) * 1971-08-16 1973-05-22 Motorola Inc Output circuit for comparators
US3872323A (en) * 1972-01-20 1975-03-18 Motorola Inc Differential to single ended converter circuit
FR2244262B1 (ja) * 1973-09-13 1978-09-29 Radiotechnique Compelec
JPS5938773B2 (ja) * 1974-01-10 1984-09-19 株式会社東芝 レベルシフト回路
US4081822A (en) * 1975-06-30 1978-03-28 Signetics Corporation Threshold integrated injection logic
DE2538910C3 (de) * 1975-09-02 1980-01-10 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur Erhöhung der Schaltgeschwindigkeit einer integrierten Schaltung
US4045690A (en) * 1976-02-17 1977-08-30 Burroughs Corporation High speed differential to ttl converter
US4064463A (en) * 1976-09-24 1977-12-20 Rca Corporation Amplifier circuit

Also Published As

Publication number Publication date
US4326135A (en) 1982-04-20
SG18484G (en) 1985-02-15
FR2417113A1 (fr) 1979-09-07
DE2901727C2 (ja) 1987-07-23
HK66784A (en) 1984-08-31
GB2014387B (en) 1982-05-19
FR2417113B1 (ja) 1984-02-10
GB2014387A (en) 1979-08-22
DE2901727A1 (de) 1979-08-16
JPS54114986A (en) 1979-09-07
MY8500494A (en) 1985-12-31

Similar Documents

Publication Publication Date Title
JPH0227819B2 (ja)
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US4095252A (en) Composite jfet-bipolar transistor structure
JPH0230588B2 (ja)
JP2008060559A (ja) 多重型トランジスタ半導体構造
US4051443A (en) Differential amplifier
JPH0544847B2 (ja)
JP2713461B2 (ja) 集積電流ミラー回路
JPS6229158A (ja) 電圧クランプ回路を含む集積回路装置
JP4838421B2 (ja) アナログ・スイッチ
JPS58207672A (ja) 半導体装置
US3319174A (en) Complementary bridge integrated semiconductor amplifier
JPS594861B2 (ja) スレショ−ルド効果集積論理回路
JPH08265063A (ja) 半導体集積回路
JP3084474B2 (ja) 複合半導体素子及びこれを使用した回路装置
JPS6098659A (ja) 直列接続トランジスタを有する半導体集積回路
JP2553600B2 (ja) ＢｉＭＯＳ半導体集積回路
KR950700656A (ko) 전화 가입자 선 회로, 부품 및 방법(telephone subscriber line circuit, components and methods)
JPH0652780B2 (ja) 縦型絶縁コレクタｐｎｐトランジスタ構造
JPH0733463Y2 (ja) データ伝送回路
JPH02132854A (ja) エミッタカップルドロジック回路
JPH069505Y2 (ja) パルス発生回路装置
JPH02260561A (ja) 半導体装置
JPH0620170B2 (ja) モノリシック集積化差動入力減衰器回路
JP2573612B2 (ja) 電流切換型論理回路