JPH02281349A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH02281349A JPH02281349A JP10372489A JP10372489A JPH02281349A JP H02281349 A JPH02281349 A JP H02281349A JP 10372489 A JP10372489 A JP 10372489A JP 10372489 A JP10372489 A JP 10372489A JP H02281349 A JPH02281349 A JP H02281349A
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- instruction
- memory
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 description 19
- 230000006870 function Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は、２つの記憶装置番地指示レジスタを有し、１
命令実行のみで２つの記憶装置間の演算を実行する機能
を有するマイクロコンビエータに関するものである。 〔従来の技術〕 従来のマイクロコンピュータは、データメモリのアドレ
スを指示する番地指示レジスタを１つしか持たず、２つ
のメモリ間の演算を行なうために、−度、番地指示レジ
スタを用いて一方のメモリ内容を汎用レジスタに読出し
、次に番地指示レジスタを書換えて他方のメモリを指示
し、汎用レジスタと他方のメモリとの間で演算を実行し
ていた。 〔発明が解決しようとする課題］ しかし、従来技術では、２つのメモリ間の演算を行なう
ために、−度汎用レジスタを介する必要があり、汎用レ
ジスタの内容が保存されない、そのため、汎用レジスタ
の内容を必要に応じて退避しなければならず、プログラ
ムの容量、実行時間共効率低下が生じる。又、汎用レジ
スタの内容退避が必要ない場合も、一方のメモリ内容を
汎用レジスタに格納するプログラムが必ず必要となるた
めプログラムの容量・実行時間の効率が低下する問題点
を有する。 そこで本発明は、これらの問題点を解決するもので、そ
の目的とするところは、２つのメモリ間の演算処理を、
２つの番地指示レジスタを用いて、又汎用レジスタを用
い、ることなく、ｌ命令で実行する機能を提供すること
にある。 〔課題を解決するための手段］ 本発明のマイクロコンビエータは、 （ａ）記憶装置の番地指示レジスタを、２つ又はそれ以
上有し、 （ｂ）２つの該番地指示レジスタを用いて、２つの記憶
装置の内容を読出し、演算し、演算結果を、どちらか一
方の該番地指示レジスタによって指示される記憶装置に
書込むことを、１命令実行中に処理する機能を有するこ
とを特徴とする。 〔作 用］ 本発明の上記の構成によれば、２つのメモリ間の演算処
理を、他の汎用レジスタを介することなく、２つの番地
指定レジスタを用いてｌ命令で、実行することができ、
プログラム容量、及び、プログラム実行時間を短縮する
ことができる。
命令実行のみで２つの記憶装置間の演算を実行する機能
を有するマイクロコンビエータに関するものである。 〔従来の技術〕 従来のマイクロコンピュータは、データメモリのアドレ
スを指示する番地指示レジスタを１つしか持たず、２つ
のメモリ間の演算を行なうために、−度、番地指示レジ
スタを用いて一方のメモリ内容を汎用レジスタに読出し
、次に番地指示レジスタを書換えて他方のメモリを指示
し、汎用レジスタと他方のメモリとの間で演算を実行し
ていた。 〔発明が解決しようとする課題］ しかし、従来技術では、２つのメモリ間の演算を行なう
ために、−度汎用レジスタを介する必要があり、汎用レ
ジスタの内容が保存されない、そのため、汎用レジスタ
の内容を必要に応じて退避しなければならず、プログラ
ムの容量、実行時間共効率低下が生じる。又、汎用レジ
スタの内容退避が必要ない場合も、一方のメモリ内容を
汎用レジスタに格納するプログラムが必ず必要となるた
めプログラムの容量・実行時間の効率が低下する問題点
を有する。 そこで本発明は、これらの問題点を解決するもので、そ
の目的とするところは、２つのメモリ間の演算処理を、
２つの番地指示レジスタを用いて、又汎用レジスタを用
い、ることなく、ｌ命令で実行する機能を提供すること
にある。 〔課題を解決するための手段］ 本発明のマイクロコンビエータは、 （ａ）記憶装置の番地指示レジスタを、２つ又はそれ以
上有し、 （ｂ）２つの該番地指示レジスタを用いて、２つの記憶
装置の内容を読出し、演算し、演算結果を、どちらか一
方の該番地指示レジスタによって指示される記憶装置に
書込むことを、１命令実行中に処理する機能を有するこ
とを特徴とする。 〔作 用］ 本発明の上記の構成によれば、２つのメモリ間の演算処
理を、他の汎用レジスタを介することなく、２つの番地
指定レジスタを用いてｌ命令で、実行することができ、
プログラム容量、及び、プログラム実行時間を短縮する
ことができる。
以下に、本発明についての実施例に基づいて、詳細に説
明する。 第１図に、本発明の実施例である番地指示レジスタを２
つ持ち、１命令でメモリ間演算が可能なマイクロコンピ
ュータのフロック図を示す。 インデックス・レジスタ・Ｘ（１）、インデックス・レ
ジスタ・Ｙ（２）が、記憶装置であるＲＡＭ （４）の
番地指示レジスタで、アドレス・バス（３）を介して、
それぞれ別のＲＡＭアドレスを指示することができる。 インデックス・レジスタ・ｘ（１）でアドレスでアドレ
ス指示されるメモリＭ（Ｘ）（９）と、インデックス・
レジスタ・Ｙ（２）でアドレス指示されるメモリＭ（Ｙ
）（１０）との間で、演算を行ない、その演算結果をメ
モリＭ（Ｘ）（９）へ格納する場合の１命令内での処理
は以下の通りである。 まず、演算命令をフェッチし、次にインデックス・レジ
スタ・Ｘ （１）でアドレス指示されるメモリＭ（Ｘ）
（９）の内容を、データ・バス（５）を介してテンポラ
リ・レジスタ・Ａ（６）へ格納する０次にインデックス
・レジスタ・Ｙ（２）でアドレス指示さ、れるメモリＭ
（Ｙ）（１０）の内容を、データ・バス（５）を介し
てテンポラリ・レジスタ・Ｂ（７）へ格納する。その後
、テンポラリ・レジスタ・Ａ（６）とテンポラリ・レジ
スタＢ（７）の内容を、演算処理装置ＡＬＵ （８）に
読込み、その演算結果を、データ・バス（５）を介して
、インデックス・レジスタ・Ｘ（１）をアドレス指示さ
れるメモリＭ（Ｘ）（９）に格納する。 以上により、ｌ命令の中で、２つのインデックス・レジ
スタを用いて、それぞれアドレス指示されるメモリ間の
演算を行ない、その結果をメモリに格納することが可能
となる。 【発明の効果１ 本発明のマイクロコンピュータは、上述のように、プロ
グラムｌ命令で、他の汎用レジスタな介することなく％
２つのメモリ間の演算処理を行なうことができるため、
プログラム容量、及び、プログラム実行時間を短縮する
ことができ、より効率の高いシステム制御を行なえる利
点を有する。
明する。 第１図に、本発明の実施例である番地指示レジスタを２
つ持ち、１命令でメモリ間演算が可能なマイクロコンピ
ュータのフロック図を示す。 インデックス・レジスタ・Ｘ（１）、インデックス・レ
ジスタ・Ｙ（２）が、記憶装置であるＲＡＭ （４）の
番地指示レジスタで、アドレス・バス（３）を介して、
それぞれ別のＲＡＭアドレスを指示することができる。 インデックス・レジスタ・ｘ（１）でアドレスでアドレ
ス指示されるメモリＭ（Ｘ）（９）と、インデックス・
レジスタ・Ｙ（２）でアドレス指示されるメモリＭ（Ｙ
）（１０）との間で、演算を行ない、その演算結果をメ
モリＭ（Ｘ）（９）へ格納する場合の１命令内での処理
は以下の通りである。 まず、演算命令をフェッチし、次にインデックス・レジ
スタ・Ｘ （１）でアドレス指示されるメモリＭ（Ｘ）
（９）の内容を、データ・バス（５）を介してテンポラ
リ・レジスタ・Ａ（６）へ格納する０次にインデックス
・レジスタ・Ｙ（２）でアドレス指示さ、れるメモリＭ
（Ｙ）（１０）の内容を、データ・バス（５）を介し
てテンポラリ・レジスタ・Ｂ（７）へ格納する。その後
、テンポラリ・レジスタ・Ａ（６）とテンポラリ・レジ
スタＢ（７）の内容を、演算処理装置ＡＬＵ （８）に
読込み、その演算結果を、データ・バス（５）を介して
、インデックス・レジスタ・Ｘ（１）をアドレス指示さ
れるメモリＭ（Ｘ）（９）に格納する。 以上により、ｌ命令の中で、２つのインデックス・レジ
スタを用いて、それぞれアドレス指示されるメモリ間の
演算を行ない、その結果をメモリに格納することが可能
となる。 【発明の効果１ 本発明のマイクロコンピュータは、上述のように、プロ
グラムｌ命令で、他の汎用レジスタな介することなく％
２つのメモリ間の演算処理を行なうことができるため、
プログラム容量、及び、プログラム実行時間を短縮する
ことができ、より効率の高いシステム制御を行なえる利
点を有する。
第１図は、本発明のマイクロコンピュータの実施例を示
すブロック図。 インデックス・レジスタ・Ｘ インデックス・レジスタ・Ｙ アドレス・バス ＡＭ データ・バス テンポラリ・レジスタ・Ａ テンポラリ・レジスタ・Ｂ ＬＵ Ｍ （Ｘ） Ｍ （Ｙ）
すブロック図。 インデックス・レジスタ・Ｘ インデックス・レジスタ・Ｙ アドレス・バス ＡＭ データ・バス テンポラリ・レジスタ・Ａ テンポラリ・レジスタ・Ｂ ＬＵ Ｍ （Ｘ） Ｍ （Ｙ）
Claims (1)
- 【特許請求の範囲】 （ａ）記憶装置の番地指示レジスタを、２つ又はそれ以
上有し、 （ｂ）２つの該番地指示レジスタを用いて、２つの記憶
装置の内容を読出し、演算し、演算結果を、どちらか一
方の該番地指示レジスタによって指示される記憶装置に
書込むことを、１命令実行中に処理する機能を有するこ
とを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10372489A JPH02281349A (ja) | 1989-04-24 | 1989-04-24 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10372489A JPH02281349A (ja) | 1989-04-24 | 1989-04-24 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02281349A true JPH02281349A (ja) | 1990-11-19 |
Family
ID=14361619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10372489A Pending JPH02281349A (ja) | 1989-04-24 | 1989-04-24 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02281349A (ja) |
-
1989
- 1989-04-24 JP JP10372489A patent/JPH02281349A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS62140137A (ja) | Ａｌｕを用いたデータ保持方法 | |
| JPH02281349A (ja) | マイクロコンピュータ | |
| CN114691045B (zh) | 用于加速用户系统修改NorFlash存储介质的系统及方法 | |
| KR920008597A (ko) | 마이크로 컴퓨터 | |
| JPS629926B2 (ja) | ||
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS5999552A (ja) | マイクロコンピユ−タ | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS60147858A (ja) | 動作中のメモリ内容読出し方式 | |
| JP2780895B2 (ja) | データ処理装置 | |
| JPS62108333A (ja) | 半導体装置 | |
| JPS59165143A (ja) | デ−タ処理装置 | |
| JPS60122442A (ja) | メモリ処理装置 | |
| JPS6155741A (ja) | 演算処理装置 | |
| JPH02289011A (ja) | 情報処理装置 | |
| JPS6269340A (ja) | 仮想メモリ装置 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JPH02110744A (ja) | 情報処理装置 | |
| JPS6134662A (ja) | マイクロコンピユ−タ応用機器 | |
| JPS58182772A (ja) | 転送機能を有する記憶装置 | |
| JPS5915147U (ja) | 命令リトライ装置 | |
| JPS62281040A (ja) | ペ−ジ管理方式 |