JPH0228320A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 絶縁膜に開口したコンタクトホールを介して電気的接続
をとる電極配線構造の形成方法の改良に関し、 簡単且つ容易に実施し得る工程により、微細なコンタク
トホールを介して電気的接続をとる電極・配線構造でカ
バレッジ、バリア性ともに良好で、ストレスマイグレー
ション等解消して信頼性を向上させた電極・配線を形成
できる半導体装置の製造方法の提供を目的とし、 半導体基板上に開口を有する絶縁膜を被着形成した後、
前記開口の内面と前記絶縁膜の表面に延在するように高
融点金属シリサイド層を被着形成する工程と、前記開口
内に非単結晶シリコン層を充填する工程と、前記高融点
金属シリサイド層及び非単結晶シリコン層の表面にチタ
ン含有導電物層を形成する工程と、前記チタン含有導電
物層の表面にアルミニウムを含む導電物層を形成する工
程とを含むよう構成する。また好ましくは、前記高融点
金属シリサイド層を、モリブデンシリサイド（ＭｏＳｉ
）　、プラチナシリサイド（ＰｔＳｉ）　、タングステ
ンシリサイド（ＷＳｉ　）　、タンタルシリサイド（Ｔ
ａＳｉ　）で形成する。あるいは前記高融点金属シリサ
イド層に代えて、チタン層（Ｔｉ）とチタンナイトライ
ド層（ＴｉＮ　）の積層膜（Ｔｉ／ＴｉＮ）　、あるい
はチタンタングステン層（ＴｉＷ　）を用いる。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に係り、絶縁膜に開口し
たコンタクトホールを介して電気的接続をとる電極配線
構造の形成方法の改良に関するものである。

半導体装置の高集積化に伴い、半導体装置で配線接続の
ために設けられるコンタクトホールは益々微細化してお
り、既にその開口部の寸法が１μｍ以下のものも実用さ
れるにいたっている。絶縁耐圧確保の上から絶縁膜は一
定以上の厚さが要求されるため、開口部寸法の微細化に
伴い、開口部寸法に対する開口深さの比で定義されるア
スペクト比が増大する傾向にある。この極めて微細なコ
ンタクトホールの中に電気的接続をとるだめの導電物層
を形成しなければならず、この接続に関して例えばカバ
レンジやバリア性、それにストレスマイグレーションの
問題が発生している。以下ではこれらの問題について個
別に触れることにする。

微細化したコンタクトホール内に形成すべき電極の材料
としては、低抵抗であることからアルミニウム、あるい
はアルミニウムを含む合金が用いられるのが一般的であ
るが、このアルミニウム層の形成にはスパッタリング法
が広く利用される。

ところが、微細なコンタクトホール内にスパッタリング
法でアルミニウム層を形成しようと試みると、いわゆる
ｓｈａｄｏｗ効果によりコンタクトホールの隅がうまく
埋まらず、いわゆるカバレッジが悪くなるという現象が
生じる。

また、配線材料としてアルミニウムを用いると、コンタ
クトホールの底部では半導体基板をなす物質１例えばシ
リコンと電極材料のアルミニウムとが接触するが、アル
ミニウムをスパッタ形成した後の熱処理によってシリコ
ン基板中のシリコンがアルミ丑つムに吸い上げられ、シ
リコン−アルミニウム界面に析出する。コンタクト窓の
面積が極めて小さいために、析出したシリコンがコンタ
クト窓に占める面積の割合が大きくなり、コンタクト抵
抗の増大を惹起する。このシリコン析出と同時に、アル
ミニウムがシリコン基板中にスパイク状に入り込んで不
純物層の下にまで達してｐｎ接合を破壊するという、い
わゆるアロイスパイクの問題もある。

またストレスマイグレーション、すなわちアルミニウム
配線層が微細になると、経時的に加わる応力によって突
然断線するという問題も発生していて、信頼性向上のた
めにも是非克服しなければならない。以上各問題を解決
する他に、電極としては導電性が良い、すなわち低抵抗
でなければならない。

このような状況から微細なコンタクトホールを介して電
気的接続をとる電極・配線構造でカバレッジ、バリア性
ともに良好で、ストレスマイグレーション等解消して信
頼性を向上させた電極・配線を形成することが可能な半
導体装置の製造方法が要望されている。

〔従来の技術］ 以下では、第４図を参照しながらコンタクトホールを介
して電気的接続をとる電極・配線構造を形成する従来技
術を工程順に説明する。

第４図は、従来の半導体装置の製造方法を工程順に示す
側断面図である。図中の半導体装置は、半導体基板１１
表面に燐・シリケートガラス（ＰＳＧ）膜１２．コンタ
クトホール１３が設けられ、これらに重ねてアルミニウ
ム配線層１７が設けられてなるものである。

先ず第４図（ａ）に示すように、半導体基板１１０表面
に絶縁膜、例えばＰＳＧ膜１２を形成し、レジストを用
いるリソグラフィー技術によりコンタクトホール１３を
形成する。次に第４図（ｂ）に示すように、全面にアル
ミニウム配線層１７をスパッタ技術により形成する。こ
の際、コンタクトホール１３が１μｍφ以下の極めて微
細な半導体装置では、アルミニウム配線層１７をスパッ
タ形成すると、ｓｈａｄｏｗ効果によって図示のような
形状になりアルミニウム配線層のカバレッジが悪くなっ
ている。

一方でアルミニウムのようなスパッタ膜よりカバレッジ
がいいＣＶＤ膜２例えば不純物をドープしたポリシリコ
ンを配線材料に用いる方法もとりうる。しかしシリコン
はアルミニウムより高抵抗であり配線の微細化に限界が
ある。

〔発明が解決しようとする課題〕

以上説明の従来の半導体装置の製造方法においては、コ
ンタクトホールの形状が微細化した場合には、アルミニ
ウム等、スパッタリング法による電極・配線層形成では
、ホール内で極端に膜厚が薄い部分ができカバレッジが
悪化する。またアルミニウムをシリコン表面で直に接触
させると界面で両者が合金化し高抵抗化するが、接触面
が微細化しているので抵抗は一層高くなり無視しえなく
なっている。さらにまたストレスマイグレーション発生
による信頼性低下の問題や、電極・配線層自体を低抵抗
な材料で形成しなければならないという制約もある。

本発明は以上のような状況から、簡単且つ容易に実施し
得る工程により、微細なコンタクトホールを介して電気
的接続をとる電極・配線構造でカバレッジ、バリア性と
もに良好で、ストレスマイグレーション等解消して信頼
性を向上させた電極・配線を形成できる半導体装置の製
造方法の提供を目的としたものである。

〔課題を解決するための手段〕

上記問題点は、半導体基板上に開口を有する絶縁膜を被
着形成した後、前記開口の内面と前記絶縁膜の表面に延
在するように高融点金属シリサイド層を被着形成する工
程と、前記開口内に非単結晶シリコン層を充填する工程
と、前記高融点金属シリサイド層及び非単結晶シリコン
層の表面にチタン含有導電物層を形成する工程と、前記
チタン含有導電物層の表面にアルミニウムを含む導電物
層を形成する工程とを含む半導体装置の製造方法によっ
て解決される。

〔作用〕

本発明では、コンタクトホール内をポリシリコン等、非
単結晶シリコン層で埋める前に、ホール内壁にモリブデ
ンシリサイド（にｏｓｉ）ｉ等、高融点金属シリサイド
層を被着する構成であるので、ポリシリコンを直にホー
ルに形成するのに比べて抵抗を低くできる。この高融点
金属シリサイド層をスパッタリング法によって形成して
、コンタクトホール全部を埋めるとカバレッジの悪化が
懸念される。そこで本発明はこの高融点金属シリサイド
層を被着したコンタクトホールをＣＶＤ等でよりカバレ
ッジ良好に形成しうる非単結晶シリコン層で埋める。ポ
リシリコン等非単結晶シリコンは形成が容易でありカバ
レッジは良好である。またポリシリコンでコンタクトホ
ールを埋めることで、基板面を容易に平坦化できるとの
効果もある。しかしシリコンは不純物をドープしたとし
ても高抵抗であり、配線の微細化に限界がある。そこで
、このポリシリコン、高融点金属シリサイド層と電気的
に接続する配線材料としてはアルミニウムを用いる。と
ころが、コンタクトホール内に埋め込むポリシリコンと
アルミニウムとが直接接すると、その界面では加熱処理
によるアルミ−シリコン合金化が起こり、配線の信頼性
が低下するが、本願ではポリシリコン、シリサイドの上
にこれらとＡ２との反応を抑えるように働（バリアメタ
ルとなるチタン含有導電物層を形成し、この上にＡ！を
含む配線層を形成しているので、上述のような不都合は
生じない。また、配線層が少なくともチタンナイトライ
ド（ＴｉＮ　）等とアルミニウムとの多層構造となって
機械的強度が増大するので応力に対する耐性が向上する
。

以上のような構成をとることによって、カバレッジ良く
形成できるという非単結晶シリコンの特徴と低抵抗であ
るというアルミニウムの特徴とから従来の欠点を埋め合
わせて、従来の課題を解決できる。

〔実施例〕

（第１の実施例） 以下、第１図を参照して本発明の第１の実施例を工程順
に説明する。

第１図中の半導体装置では、半導体基板１の表面にＰＳ
ＧＳ２Ｏ２けられ、このＰＳＧＳ２Ｏ２部を開孔してで
きるコンタクトホール３内には、モリブデンシリサイド
（Ｈｏｓｔ）層４．ポリシリコン層５．チタンナイトラ
イド（ＴｉＮ　）　層６　、　　アルミニウム配線層７
が重ねて設けられる。

先ず第１図（ａ）に示すように、半導体基板１の表面に
絶縁膜、例えば膜厚ｉｏ、ｏｏｏ人のＰＳＧＳ２Ｏ２Ｖ
Ｄで形成し、レジストを用いるリソグラフィー技術によ
りコンタクトホール３を形成する。

次に第１図（ｂ）に示すように、全面に膜厚２，０００
人のモリブデンシリサイド（ＭｏＳｉ　）　Ｎ　４を下
記の条件のスパッタにより形成する。

ターゲット・・・・・・モリブデンシリサイド（ＭｏＳ
ｉ）雰囲気　・・・・・・・・・アルゴン（Ａｒ）処理
室内圧・・・・・・５　Ｘ　１Ｏ−３Ｔｏｒｒ印加電圧
　・・・・・−５００Ｖ 印加電力　・・・・・・２Ｋｗ 次いでコンタクトホール３内を含む全面に膜厚１４．０
００人のポリシリコン層をＣＶＤ法により形成し、ＲＦ
パワー１５０Ｗ、処理室内圧０．２３Ｔｏｒｒの条件で
の六弗化イオウと窒素の混合ガス（ＳＦ６　＋Ｎｚ）の
ＲＩＥ（リアクティブ・イオン・エツチング）処理によ
りエッチバンクを行って第１図（Ｃ）に示すように、ポ
リシリコン層５をコンタクトホール３内に形成する。但
し本実施例ではコンタクトホール内にのみ形成するとし
たが、ポリシリコンがコンタクトホール外にまで張り出
した構造であっても構わない。

その後第１図（ｄ）に示すように、全面に膜厚４００人
のチタンナイトライド（ＴｉＮ　）　Ｎ　６を下記の条
件のスパッタにより形成する。

ターゲット・・・・・・チタン（Ｔｉ）雰囲気　・・・
・・・・・・アルゴン（Ａｒ）　５０％＋　窒素（Ｎり
　５０％ 処理室内圧・・・・・・２．５Ｘ１０−’　Ｔｏｒｒ印
加電圧　・・・・・・５００ｖ 印加電力　・・・・・・５Ｋｗ 次いで第１図（ｅ）に示すように、全面に膜厚１０．０
００人のアルミニウム配線層７を下記の条件のスパッタ
により形成する。

ターゲット・・・・・・アルミニウム（Ａ１）雰囲気　
・・・・・・・・・アルゴン（Ａｒ）処理室内圧・・・
・・・５　Ｘｌ０−３Ｔｏｒｒ印加電圧　・・・・・・
５００　Ｖ 印加電力　・・・・・・７ｂ＋ このようにモリブデンシリサイド（Ｈｏｓｔ）　Ｎ　４
、チタンナイトライド（ＴｉＮ　）層６及びアルミニラ
ｌｔ＆９ｊ！ｉ７の多層構造とするので、カバレッジの
良い電極を形成でき、モリブデンシリサイド（Ｎ。

Ｓｔ）層４とアルミニウム配線層７の間にチタンナイト
ライド（ＴｉＮ　）　Ｎ６を設けているので、モリプデ
ンシリサイド（ＭｏＳｉ　）　Ｎ４中のシリコンがアル
ミニウム配線層７に拡散することを防止でき、更に多層
構造にすることによりアルミニウム配線層のみの場合に
比し、ストレスマイグレーションに対して抵抗力の高い
電極配線層を形成することが可能となる。

（第２の実施例） 続いて以下では、第２図を参照しながら本発明の第２の
実施例を工程順に説明する。この第２の実施例では、コ
ンタクトホール内壁に形成するバリアメタル４として、
高融点金属シリサイドよりモサラにカバレッジが良好で
あるチタン（Ｔｉ）　４０゜チタンナイトライド（Ｔｉ
Ｎ　）　４１の積層膜（以下ではこの積層膜をＴｉ／Ｔ
ｉＮと略記する。）を選んだ。

先ず第２図（ａ）に示すように、半導体基板１の表面に
絶縁膜、例えば膜厚ｉｏ、ｏｏｏ人のＰＳＧ膜２を形成
し、レジストを用いるリソグラフィー技術によりコンタ
クトホール３を形成する。

次に第２図（ｂ）に示すように、全面に膜厚２００人の
チタン（Ｔｉ）　４０．膜厚２　、０００人のチタンナ
イトライド（ＴｉＮ　）　４１の積層膜４を下記の条件
のスパッタにより順次形成する。

＊チタン（Ｔｉ　）スパッタ時の条件 ターゲット・・・・・・チタン（Ｔｉ）雰囲気　・・・
・・・・・・アルゴン（Ａｒ）処理室内圧・・・・・・
５　Ｘｌ０−３Ｔｏｒｒ印加電圧　・・・・・・５００
■ 印加電力　・・・・・・ＩＫｗ ＊チタンナイトライド（ＴｉＮ　）スパッタ時の条件タ
ーゲット・・・・・・チタン（Ｔｉ）雰囲気　・・・・
・・・・・アルゴン（Ａｒ）　５０％＋　窒素（Ｎｚ）
　５０％ 処理室内圧・・・・・・２．５Ｘ１０−３Ｔｏｒｒ印加
電圧　・・・・・・５００■ 印加電力　・・・・・・５Ｋｗ 続く以下の各工程は、第１の実施例で示したのと同様の
要領に従う。まずコンタクトホール３内を含む全面に膜
厚１４，０００人のポリシリコン層をＣＶＤ法により形
成し、第１の実施例と同じ条件のエッチバックを行って
第２図（Ｃ）に示すように、ポリシリコン層５をコンタ
クトホール３内にのみ形成する。その後第２図（ｄ）に
示すように、全面に膜厚４００人のチタンナイトライド
（ＴｉＮ　’）層６を第１の実施例と同じ条件のスパッ
タにより形成する。次いで第２図（ｅ）に示すように、
全面に膜厚１０，０００人のアルミニウム配線層７を第
１の実施例と同じ条件のスパッタにより形成する。

このＴｉ／ＴｉＮ層４、チタンナイトライド（ＴｉＮ　
）層６及びアルミニウム配線層７の多層構造では、第１
の実施例に比べてさらに良好にカバレンジできる。

（第３の実施例） 続いて以下では、第３図を参照しながら本発明の第３の
実施例を工程順に説明する。この第３の実施例では、コ
ンタクトホール内壁に形成するバリアメタル４として、
高融点金属シリナイドよりもさらにカバレッジが良好で
ありかつ自身の電気抵抗も小さい金属としてチタンタン
グステン（ＴｉＷ）を選んだ。工程は、このバリアメタ
ル４のスパッタ条件が異なる他は、概ね第１の実施例と
同じである。

先ず第３図（ａ）に示すように、半導体基板１の表面に
絶縁膜、例えば膜厚１０，０００人のＰＳＧ膜２を形成
し、レジストを用いるリソグラフィー技術によりコンタ
クトホール３を形成する。

次に第３図（ｂ）に示すように、全面に膜厚２゜０００
人のチタンタングステン（ＴｉＷ　）　Ｎ　４を下記の
条件のスパッタにより順次形成する。

ターゲット・・・・・・チタンタングステン（ＴｉＷ　
）雰囲気　・・・・・・・・・アルゴン（Ａｒ）処理室
内圧・・・・・・５　Ｘｌ０−’　Ｔｏｒｒ印加電圧　
・・・・・・５００■ 印加電力　・・・・・・５Ｋｗ 続く以下の工程は、第１の実施例で示したのと同様の要
領に従う。まずコンタクトホール３内を含む全面に膜厚
１４，０００人のポリシリコン層をＣＶＤ法により形成
し、第１の実施例と同じ条件のエッチバックを行って第
３図（ｃ）に示すように、ポリシリコン層５をコンタク
トホール３内にのみ形成する。その後第３図（ｄ）に示
すように、全面に膜厚４００人のチタンナイトライド（
ＴｉＮ　）層６を第１の実施例と同じ条件のスパッタに
より形成する。次いで第３図（ｅ）に示すように、全面
に膜厚１０，０００人のアルミニウム配線層７を第１の
実施例と同じ条件のスパッタにより形成する。

このようにチタンタングステン（ＴｉＷ　）　、チタン
ナイトライド（ＴｉＮ　）層６及びアルミニウム配線Ｎ
７の多層構造では、第１の実施例に比べてさらにカバレ
ッジが良好になる。チタンタングステン（ＴＶ　）は、
第１の実施例で示した高融点金属シリサイド同様に被膜
面に垂直に柱状結晶になって被着するためにカバレッジ
がいい他、高融点金属シリサイドよりも小さい電気抵抗
が特徴となっている。

なお本発明は、以上の三つの実施例に限定されず種々の
変更が可能である。例えば１．コンタクトホール３内壁
に被着形成される高融点金属シリサイド（あるいはその
代替物）は、アルミニウム（ＡＩ）とシリコン（Ｓｉ）
との相互反応を防ぐことができ、かつシリコン（Ｓｔ）
と十分に低いオーミックコンタクトを示すものであれば
よく、記述のモリブデンシリサイド（Ｈｏｓｔ）　、チ
タンタングステン（ＴｉＷ　）の他、プラチナシリサイ
ド（ＰｔＳｔ）　。

タングステンシリサイド（ＩＪＪＳｉ　）　、タンタル
シリサイド（ＴａＳｉ）等、他の高融点金属シリサイド
を用いることができる。これらの材料は、カバーすべき
コンタクトホール内壁に垂直に柱状結晶となって付着す
ることが実験で明らかとなっており、柱状結晶となりう
るもののカバレッジが特に良好である点が指摘できる。

またコンタクトホール上部のバリアメタルには、バリア
性が良好でかつ低抵抗な物質が適しているが、例えばチ
タンナイトライド（ＴｉＮ　）の他、チタンタングステ
ン（ＴｉＷ）を利用できることを実験で確認した。しか
しこれら二つの物質のバリア性が良好である定性的理由
は明らかでない。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、カバ
レッジ、バリア性が良好でありストレスマイグレーショ
ンに強い電極配線層を形成することが可能となり、電極
配線層の欠陥による半導体装置の製造障害を防止しうる
等の利点があり、著しい経済的及び、信頼性向上の効果
が期待でき工業的には極めて有用なものである。

【図面の簡単な説明】

第１図は本発明による第１の実施例を工程順に示す側断
面図、 第２図は本発明による第２の実施例を工程順に示す側断
面図、 第３図は本発明による第３の実施例を工程順に示す側断
面図、 第４図は従来の半導体装置の製造方法を工程順に示す側
断面図である。 図中、１・・・半導体基板、２・・・絶縁膜（ＰＳＧ膜
）、３・・・開口（コンタクトホール）、４・・・高融
点金属シリサイド層（モリブデンシリサイド層）。 ５・・・非単結晶シリコン層（ポリシリコン層）、６・
・・チタン化合物層（チタンナイトライド層）、７・・
・アルミニウムを含む導電物層（アルミニウム配線層）
を示す。 （（１）コ〉５クトネールの？３Ｎ 岸ζ・）シリコ　シ１ｉｆ）形声父 本発明（てＸるも１の莢旋、イテ１１と工程１１頃に元
すイ則釘面図飄　１　図（々の１） 本売朗区Ｘるめ１の夫美、４り１１と工程１゛頂［；ホ
す側体１面閉結　１　図　（イの２） （α）コシフクトホールの形成 本発明による菊２の笑施イデ１と工程）頃Ｉ；ホす棚１
１鮫面図名２図（イの１） （ｄ）＋タンナイトライド層の形成 （ｅ） アルミニウム配線層の＠戊 本発明による名２め大流４刊左工程））引；、ｆ、す狽
ｌｌ酢面図尾　２　図（ゴの２） コ〉タクトネールの形成 （ｂ）千フユタン９″ステじ（１１ｇ）層めｆ多、友（
Ｃ） ホ゛リシリコン月央のｆ５成 本発明１；よる第３の賞砲例と工程順（味す伊・１断面
図５３図（マの１） （ｄ）千フシナイトライＹ層／）ｆ５成本発明ＬτＸる
躬３の失施俊■工ｆｐ庚に示す便１断面図第３図−の２
）

Claims (5)

【特許請求の範囲】
1. （１）半導体基板（１）上に開口（３）を有する絶縁膜
   （２）を被着形成した後、前記開口（３）の内面と前記
   絶縁膜（２）の表面に延在するように高融点金属シリサ
   イド層（４）を被着形成する工程と、前記開口（３）内
   に非単結晶シリコン層（５）を充填する工程と、 前記高融点金属シリサイド層（４）及び非単結晶シリコ
   ン層（５）の表面にチタン含有導電物層（６）を形成す
   る工程と、 前記チタン含有導電物層（６）の表面にアルミニウムを
   含む導電物層（７）を形成する工程とを含むことを特徴
   とする半導体装置の製造方法。
2. （２）高融点金属シリサイド層（４）が、モリブデンシ
   リサイド（ＭｏＳｉ）、プラチナシリサイド（ＰｔＳｉ
   ）、タングステンシリサイド（ＷＳｉ）、タンタルシリ
   サイド（ＴａＳｉ）の中から選ばれた一つからなること
   を特徴とする請求項（１）記載の半導体装置の製造方法
   。
3. （３）高融点金属シリサイド層（４）に代えて、チタン
   層（Ｔｉ）とチタンナイトライド層（ＴｉＮ）の積層膜
   （Ｔｉ／ＴｉＮ）を用いることを特徴とする請求項（１
   ）記載の半導体装置の製造方法。
4. （４）高融点金属シリサイド層（４）に代えて、チタン
   タングステン層（ＴｉＷ）を用いることを特徴とする請
   求項（１）記載の半導体装置の製造方法。
5. （５）チタン含有導電物層（６）が、チタンナイトライ
   ド（ＴｉＮ）、もしくはチタンタングステン（ＴｉＷ）
   からなることを特徴とする請求項（１）記載の半導体装
   置の製造方法。