JPH0695516B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0695516B2 JPH0695516B2 JP3468186A JP3468186A JPH0695516B2 JP H0695516 B2 JPH0695516 B2 JP H0695516B2 JP 3468186 A JP3468186 A JP 3468186A JP 3468186 A JP3468186 A JP 3468186A JP H0695516 B2 JPH0695516 B2 JP H0695516B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- alloy
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910000838 Al alloy Inorganic materials 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000003870 refractory metal Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims 7
- 239000010936 titanium Substances 0.000 claims 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 4
- 229910052721 tungsten Inorganic materials 0.000 claims 3
- 229910052751 metal Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 229910052763 palladium Inorganic materials 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 229910052726 zirconium Inorganic materials 0.000 claims 2
- 229910016006 MoSi Inorganic materials 0.000 claims 1
- 229910008484 TiSi Inorganic materials 0.000 claims 1
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 229910052735 hafnium Inorganic materials 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 239000010703 silicon Substances 0.000 description 22
- 239000000758 substrate Substances 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000005245 sintering Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の配線材料、特に高集積化半導体装
置の高信頼性配線材料を用いた半導体装置に関するもの
である。
置の高信頼性配線材料を用いた半導体装置に関するもの
である。
従来の技術 シリコンを用いたLSIで、現在、最もよく用いられてお
り、しかし、最も簡単な二層配線の工程順断面図を第２
図に示し、以下、その工程の説明を行う。
り、しかし、最も簡単な二層配線の工程順断面図を第２
図に示し、以下、その工程の説明を行う。
まず、第２図（ａ）に示すように、表面近傍に拡散層２
を含んだシリコン基板１上に絶縁膜３をCVD法により形
成した後、拡散層２と接続するためのコンタクトホール
４を形成する、次に、第２図（ｂ）に示すように第一の
配線となるAl合金膜７（ここでは、Al膜中に１％のSi原
子を含んだAl合金膜を用いている。）をスパッタリング
法により形成する。続いて、Al合金膜７の配線としての
必要な領域のみを残し、他の領域をエッチング除去す
る。その後、拡散層２と第１の配線であるAl合金膜７と
のコンタクトを良好にするためにシンターを行う。温度
は、380℃〜450℃程度である。次に、第２図（ｃ）に示
すように、第１の配線である。Al合金膜７と第２の配線
であるAl合金膜11とを電気的に分離するための絶縁膜９
をCVD法により形成する。その後、この絶縁膜９に第１
の配線と第２の配線とを接続するための孔であるコンタ
クトホール10を形成する。つぎに、第２図（ｄ）に示す
ように、第２の配線のAl合金膜11をスパッタリング法に
より形成する。ただし、Al合金膜11を形成する直前に、
コンタクトホール10の底である第１の配線のAl合金膜７
の表面に形成された、アルミナ（Al2O3）をArでスパッ
タして除去する。これはAl合金膜同志のコンタクトを良
好にするためである。つぎに、第２配線であるAl合金膜
11を配線として必要な領域のみ残し、他はエッチング除
去する。最後に、配線を保護するための保護膜12をCVD
法により形成し、二層配線の工程を終了する。
を含んだシリコン基板１上に絶縁膜３をCVD法により形
成した後、拡散層２と接続するためのコンタクトホール
４を形成する、次に、第２図（ｂ）に示すように第一の
配線となるAl合金膜７（ここでは、Al膜中に１％のSi原
子を含んだAl合金膜を用いている。）をスパッタリング
法により形成する。続いて、Al合金膜７の配線としての
必要な領域のみを残し、他の領域をエッチング除去す
る。その後、拡散層２と第１の配線であるAl合金膜７と
のコンタクトを良好にするためにシンターを行う。温度
は、380℃〜450℃程度である。次に、第２図（ｃ）に示
すように、第１の配線である。Al合金膜７と第２の配線
であるAl合金膜11とを電気的に分離するための絶縁膜９
をCVD法により形成する。その後、この絶縁膜９に第１
の配線と第２の配線とを接続するための孔であるコンタ
クトホール10を形成する。つぎに、第２図（ｄ）に示す
ように、第２の配線のAl合金膜11をスパッタリング法に
より形成する。ただし、Al合金膜11を形成する直前に、
コンタクトホール10の底である第１の配線のAl合金膜７
の表面に形成された、アルミナ（Al2O3）をArでスパッ
タして除去する。これはAl合金膜同志のコンタクトを良
好にするためである。つぎに、第２配線であるAl合金膜
11を配線として必要な領域のみ残し、他はエッチング除
去する。最後に、配線を保護するための保護膜12をCVD
法により形成し、二層配線の工程を終了する。
発明が解決しようとする問題点 しかしながら、上記方法により、二層配線を形成した場
合、下記に示すような多くの問題点が生じ、半導体素子
の微細化・高集積化により、それらの問題は、さらに深
刻になる。
合、下記に示すような多くの問題点が生じ、半導体素子
の微細化・高集積化により、それらの問題は、さらに深
刻になる。
まず、第３図（ａ）に示すように、シリコン基板１上に
形成した非常に浅い拡散層２と第１の配線であるAl合金
７とのコンタクトの場合、Al合金膜中のSi濃度が少ない
と、450℃程度のシンターで、Alが拡散層中に侵入（ア
ロイスパイク）してしまい、Al合金膜７が拡散層２を突
き破り、シリコン基板１と直接接してしまい、素子の破
壊につながる。一方、Al膜中のSi濃度が多い場合、第３
図（ｂ）に示すように、過剰のSi原子が、拡散層２表面
あるいは配線中に析出する。拡散層２に析出したSi原子
14がある場合、析出により、実効的なコンタクト面積が
減少し、コンタクト抵抗が増大する。
形成した非常に浅い拡散層２と第１の配線であるAl合金
７とのコンタクトの場合、Al合金膜中のSi濃度が少ない
と、450℃程度のシンターで、Alが拡散層中に侵入（ア
ロイスパイク）してしまい、Al合金膜７が拡散層２を突
き破り、シリコン基板１と直接接してしまい、素子の破
壊につながる。一方、Al膜中のSi濃度が多い場合、第３
図（ｂ）に示すように、過剰のSi原子が、拡散層２表面
あるいは配線中に析出する。拡散層２に析出したSi原子
14がある場合、析出により、実効的なコンタクト面積が
減少し、コンタクト抵抗が増大する。
また、450℃程度のシンターを行った後、Al合金膜７の
表面には、第３図（ｃ）に示すように、ヒロックと呼ば
れる突起が発生する。突起の高さは、大きいものは、１
〜２μｍにもなる。そのため、第１の配線と第２の配線
とを分離する絶縁膜を形成した場合、第３図（ｃ）に示
すように、突起が発生した部分で、絶縁膜にクラックが
生じたり、絶縁膜を突き抜けたりし、絶縁破壊になる。
表面には、第３図（ｃ）に示すように、ヒロックと呼ば
れる突起が発生する。突起の高さは、大きいものは、１
〜２μｍにもなる。そのため、第１の配線と第２の配線
とを分離する絶縁膜を形成した場合、第３図（ｃ）に示
すように、突起が発生した部分で、絶縁膜にクラックが
生じたり、絶縁膜を突き抜けたりし、絶縁破壊になる。
また、第３図（ｄ）に示すように配線であるAl合金膜７
上に、引張り応力の特性を持つプラズマ窒化膜などを保
護膜12として用いた場合、プラズマ窒化膜のストレスに
より、Al原子の移動が徐々に起こり、ついにはAl膜の断
線16につながる場合がある。
上に、引張り応力の特性を持つプラズマ窒化膜などを保
護膜12として用いた場合、プラズマ窒化膜のストレスに
より、Al原子の移動が徐々に起こり、ついにはAl膜の断
線16につながる場合がある。
問題点を解決するための手段 Al合金膜とシリコン基板とのコンタクトの場合に生じる
アロイスパイクおよび界面へのシリコン原子の析出は、
Al合金膜とシリコン基板間をシリコン原子が450℃程度
の温度で移動できるために生じる。そのため本発明で
は、Al合金膜とシリコン基板間にシリコン原子の移動の
障壁（バリア）となるTiW膜を形成する。また、シリコ
ン基板との接触抵抗の低減およびTiW膜のバリア効果を
高めるために、シリコン基板とTiW膜間に薄いTi膜を形
成する。TiW膜上には主配線材料であるAl合金膜を形成
する。しかし、配線の最上層をAl合金層とした場合、45
0〜500℃のシンター温度でヒロックの発生は避けられな
い。ヒロックの発生はAl原子の移動により生じる。その
ため、本発明では、Al合金膜上に450〜500℃の温度で移
動しにくい高融点金属およびその合金あるいは高融点金
属シリサイドを形成するものである。
アロイスパイクおよび界面へのシリコン原子の析出は、
Al合金膜とシリコン基板間をシリコン原子が450℃程度
の温度で移動できるために生じる。そのため本発明で
は、Al合金膜とシリコン基板間にシリコン原子の移動の
障壁（バリア）となるTiW膜を形成する。また、シリコ
ン基板との接触抵抗の低減およびTiW膜のバリア効果を
高めるために、シリコン基板とTiW膜間に薄いTi膜を形
成する。TiW膜上には主配線材料であるAl合金膜を形成
する。しかし、配線の最上層をAl合金層とした場合、45
0〜500℃のシンター温度でヒロックの発生は避けられな
い。ヒロックの発生はAl原子の移動により生じる。その
ため、本発明では、Al合金膜上に450〜500℃の温度で移
動しにくい高融点金属およびその合金あるいは高融点金
属シリサイドを形成するものである。
作用 本発明は、上記した構成によりシリコン基板との接触に
関し、低抵抗な接触抵抗を有するとともに、配線のシリ
コン基板のスパイクあるいは、シリコン基板へのシリコ
ン原子の析出を防ぐことができる。さらに、配線表面で
のヒロックの発生も防ぐことができるため、多層配線を
形成する場合の配線材料として非常に優れている。
関し、低抵抗な接触抵抗を有するとともに、配線のシリ
コン基板のスパイクあるいは、シリコン基板へのシリコ
ン原子の析出を防ぐことができる。さらに、配線表面で
のヒロックの発生も防ぐことができるため、多層配線を
形成する場合の配線材料として非常に優れている。
実施例 以下、本発明における二層配線を形成する場合の一実施
例を、第１図の工程順断面図により詳述する。
例を、第１図の工程順断面図により詳述する。
まず、第１図（ａ）に示すように、シリコン基板１上に
形成した拡散層２と第１の配線との分離を行うために膜
厚約8000Åの絶縁膜３をシリコン基板１全面にCVD法に
より形成する。次に拡散層２と第１の配線と接続するた
めの孔、つまり、コンタクトホール４を形成する。その
後、第１図（ｂ）に示すように、Ti膜5,TiW膜6,Al合金
膜７およびTiW膜８の順に、シリコン基板１の全面にス
パッタリング法により形成する。膜厚はそれぞれ、200
Å,1000Å,8000Å,1000Åである。次に、配線として必
要な領域のみ残し、他の領域を選択的にエッチング除去
して第１の配線を形成する。その後、拡散層２と上記４
層構造の第１の配線と良好なコンタクトを形成するため
に、シンターを行う。シンター温度は、380〜450℃程度
である。次に、第１図（ｃ）に示すように、第１の配線
と第２の配線を電気的に分離するための絶縁膜９をCVD
法により形成する。膜厚は約8000Åである。その後、第
１の配線と第２の配線と接続するためのコンタクトホー
ル10を絶縁膜９の所定の位置に形成する。次に、第１図
（ｄ）に示すように、第２の配線となるAl合金膜11をス
パッタリング法により形成する。第１の配線の場合と同
様に、配線として必要な領域のみ残し、他の領域は、選
択的にエッチング除去して第２の配線を形成する。最後
に、配線を保護するために、保護膜12をCVD法にて形成
する。上記工程により、二層配線で最っとも問題となる
第一の配線を、低抵抗でしかも、安定した特性を有する
配線とすることが可能である。
形成した拡散層２と第１の配線との分離を行うために膜
厚約8000Åの絶縁膜３をシリコン基板１全面にCVD法に
より形成する。次に拡散層２と第１の配線と接続するた
めの孔、つまり、コンタクトホール４を形成する。その
後、第１図（ｂ）に示すように、Ti膜5,TiW膜6,Al合金
膜７およびTiW膜８の順に、シリコン基板１の全面にス
パッタリング法により形成する。膜厚はそれぞれ、200
Å,1000Å,8000Å,1000Åである。次に、配線として必
要な領域のみ残し、他の領域を選択的にエッチング除去
して第１の配線を形成する。その後、拡散層２と上記４
層構造の第１の配線と良好なコンタクトを形成するため
に、シンターを行う。シンター温度は、380〜450℃程度
である。次に、第１図（ｃ）に示すように、第１の配線
と第２の配線を電気的に分離するための絶縁膜９をCVD
法により形成する。膜厚は約8000Åである。その後、第
１の配線と第２の配線と接続するためのコンタクトホー
ル10を絶縁膜９の所定の位置に形成する。次に、第１図
（ｄ）に示すように、第２の配線となるAl合金膜11をス
パッタリング法により形成する。第１の配線の場合と同
様に、配線として必要な領域のみ残し、他の領域は、選
択的にエッチング除去して第２の配線を形成する。最後
に、配線を保護するために、保護膜12をCVD法にて形成
する。上記工程により、二層配線で最っとも問題となる
第一の配線を、低抵抗でしかも、安定した特性を有する
配線とすることが可能である。
本発明は、シリコンを基板とする半導体装置すべての配
線材料として応用できることは明らかである。
線材料として応用できることは明らかである。
発明の効果 本発明によれば、シリコン基板に対し低い接触抵抗を有
し、しかも、配線とシリコン基板間でシリコン原子の移
動を抑えたため、配線のシリコン基板へのスパイクおよ
び、シリコン原子のシリコン基板表面への析出を防止す
ることができる。さらに、配線表面に、低温で移動しに
くい、高融点金属等の材料を用いるために、ヒロックの
発生を防止すると共に、配線上部に形成した膜のストレ
スによる断線を防ぎ、半導体装置の信頼性を大きく向上
させることができるものである。
し、しかも、配線とシリコン基板間でシリコン原子の移
動を抑えたため、配線のシリコン基板へのスパイクおよ
び、シリコン原子のシリコン基板表面への析出を防止す
ることができる。さらに、配線表面に、低温で移動しに
くい、高融点金属等の材料を用いるために、ヒロックの
発生を防止すると共に、配線上部に形成した膜のストレ
スによる断線を防ぎ、半導体装置の信頼性を大きく向上
させることができるものである。
第１図（ａ）〜（ｄ）は本発明の一実施例における半導
体装置の製造工程を説明するための工程順断面図、第２
図（ａ）〜（ｄ）は従来の技術を説明するための工程順
断面図、第３図（ａ）〜（ｄ）は従来の技術を用いた場
合の問題点を示す工程順断面図である。 １……シリコン基板、２……拡散層、３……絶縁膜、４
……コンタクトホール、５……Ti膜、６……TiW膜、７
……Al合金膜、８……TiW膜、９……絶縁膜、10……コ
ンタクトホール、11……Al合金膜、12……保護膜、13…
…スパイク、14……析出したSi原子、15……ヒロック、
16……Al膜の断線。
体装置の製造工程を説明するための工程順断面図、第２
図（ａ）〜（ｄ）は従来の技術を説明するための工程順
断面図、第３図（ａ）〜（ｄ）は従来の技術を用いた場
合の問題点を示す工程順断面図である。 １……シリコン基板、２……拡散層、３……絶縁膜、４
……コンタクトホール、５……Ti膜、６……TiW膜、７
……Al合金膜、８……TiW膜、９……絶縁膜、10……コ
ンタクトホール、11……Al合金膜、12……保護膜、13…
…スパイク、14……析出したSi原子、15……ヒロック、
16……Al膜の断線。
Claims (5)
- 【請求項１】半導体素子に設けた配線層が、チタニウム
膜，チタニウムを含んだタングステン膜，アルミニウム
合金膜および高融点金属あるいはそのシリサイド膜を順
次積層した四層からなることを特徴とする半導体装置。 - 【請求項２】チタニウム膜を含んだタングステン膜中の
チタニウムの重量比が15％以下である特許請求の範囲第
１項記載の半導体装置。 - 【請求項３】アルミ合金膜が、Si,Cu,Ti,Pd,Zr,Hf,Cr,T
aからなる金属群から選ばれた１種以上の金属を含む特
許請求の範囲第１項記載の半導体装置。 - 【請求項４】高融点金属が、Ti,Mo,W,Zr,PdおよびTiを
含んだＷからなる特許請求の範囲第１項記載の半導体装
置。 - 【請求項５】シリサイドが、TiSi2，MoSi2，WSiXの中の
一種以上からなる特許請求の範囲第１項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3468186A JPH0695516B2 (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3468186A JPH0695516B2 (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62190850A JPS62190850A (ja) | 1987-08-21 |
| JPH0695516B2 true JPH0695516B2 (ja) | 1994-11-24 |
Family
ID=12421151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3468186A Expired - Lifetime JPH0695516B2 (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695516B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4824803A (en) * | 1987-06-22 | 1989-04-25 | Standard Microsystems Corporation | Multilayer metallization method for integrated circuits |
| JPH01312852A (ja) * | 1988-06-10 | 1989-12-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02222148A (ja) * | 1989-02-22 | 1990-09-04 | Yamaha Corp | 半導体装置 |
-
1986
- 1986-02-18 JP JP3468186A patent/JPH0695516B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62190850A (ja) | 1987-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US6143672A (en) | Method of reducing metal voidings in 0.25 μm AL interconnect | |
| US4680612A (en) | Integrated semiconductor circuit including a tantalum silicide diffusion barrier | |
| KR100303221B1 (ko) | 반도체 장치 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| US5051812A (en) | Semiconductor device and method for manufacturing the same | |
| JPH07153757A (ja) | 半導体装置及び製造方法 | |
| EP0307272A2 (en) | Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| US6147409A (en) | Modified multilayered metal line structure for use with tungsten-filled vias in integrated circuit structures | |
| JPH05102152A (ja) | 半導体装置 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JPH0418760A (ja) | 半導体装置 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 | |
| JPH05343401A (ja) | 半導体装置 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JP2914047B2 (ja) | 半導体装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH0888227A (ja) | 配線及びその形成方法 | |
| JPH0228320A (ja) | 半導体装置の製造方法 |