JPH0793505A - 計数積算装置 - Google Patents
計数積算装置Info
- Publication number
- JPH0793505A JPH0793505A JP5234533A JP23453393A JPH0793505A JP H0793505 A JPH0793505 A JP H0793505A JP 5234533 A JP5234533 A JP 5234533A JP 23453393 A JP23453393 A JP 23453393A JP H0793505 A JPH0793505 A JP H0793505A
- Authority
- JP
- Japan
- Prior art keywords
- data
- checksum
- counting
- rom
- total counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
(57)【要約】
【目的】 複写装置の計数積算装置において、トータル
カウンタ数及び検査合計を複数のＲＯＭに書き込み、該
データを読み出す場合には各データを比較することによ
り、データの信頼性を向上させること。 【構成】 複写装置の計数積算装置において、トータル
カウンタ数及び検査合計を複数のＲＯＭに書き込む機能
と、該書き込まれたデータを読み出す機能と、該読み出
された各ＲＯＭのデータを比較する機能と、前記各ＲＯ
Ｍのデータが異なる場合には各ＲＯＭの検査合計を確認
する機能と、前記確認の結果に応答し、正しいデータを
正常データとして前記ＲＯＭに書き込む機能とを追加し
た構成。
カウンタ数及び検査合計を複数のＲＯＭに書き込み、該
データを読み出す場合には各データを比較することによ
り、データの信頼性を向上させること。 【構成】 複写装置の計数積算装置において、トータル
カウンタ数及び検査合計を複数のＲＯＭに書き込む機能
と、該書き込まれたデータを読み出す機能と、該読み出
された各ＲＯＭのデータを比較する機能と、前記各ＲＯ
Ｍのデータが異なる場合には各ＲＯＭの検査合計を確認
する機能と、前記確認の結果に応答し、正しいデータを
正常データとして前記ＲＯＭに書き込む機能とを追加し
た構成。
Description
【０００１】
【産業上の利用分野】本発明は、本体制御用に電気的に
書換え可能なＲＯＭを持ち、かつドラムユニット及び現
像ユニット等に前記と同様のＲＯＭを持つ複写装置の計
数積算装置に関する。
書換え可能なＲＯＭを持ち、かつドラムユニット及び現
像ユニット等に前記と同様のＲＯＭを持つ複写装置の計
数積算装置に関する。
【０００２】
【従来の技術】従来複写システムには図６の構成図に示
すとおり負荷及びセンサなどの制御を行ない、メモリー
を制御するＣＰＵ６１と電気的に書換え可能なＲＯＭ６
２を持つ。複写機の使用回数を記憶する記憶回路をトー
タルカウンタと呼ばれたとえば電気的に書換え可能なＲ
ＯＭにより通電時及び電源が投入されていないときに累
計した値を保持している。
すとおり負荷及びセンサなどの制御を行ない、メモリー
を制御するＣＰＵ６１と電気的に書換え可能なＲＯＭ６
２を持つ。複写機の使用回数を記憶する記憶回路をトー
タルカウンタと呼ばれたとえば電気的に書換え可能なＲ
ＯＭにより通電時及び電源が投入されていないときに累
計した値を保持している。
【０００３】図７にトータルカウンタの制御フローを示
す。複写完了（Ｓ５）時トータルカウンタに１を加え
（７０１）、トータルカウンタ値のチェックサム値を計
算し（７０２）、トータルカウンタ値及びチェックサム
値を電気的に書換え可能なＲＯＭに書込む（７０３，７
０４）。電源投入時（Ｓ６）、トータルカウンタ値及び
チェックサム値を読出し（７０５）、読出したトータル
カウンタ値のチェックサムを計算し（７０６）、読出し
たチェックサムと比較し（７０７、７０８）、同じであ
れば通常の処理に入り、異なる場合メモリートラブルを
表示し（７０９）、マシンを停止する。チェックサム値
とは検査合計値のことであり電源ＯＦＦ時にトータルカ
ウンタ値が変化していないかをチェックする物でトータ
ルカウンタ値の各桁を全て加えて求められる。例えばト
ータルカウンタ値が１２３４の場合（１＋２＋３＋４＝
１０）１０となる。尚、上記説明内容の公知資料として
は、特開昭６２−２７７５９が挙げられる。
す。複写完了（Ｓ５）時トータルカウンタに１を加え
（７０１）、トータルカウンタ値のチェックサム値を計
算し（７０２）、トータルカウンタ値及びチェックサム
値を電気的に書換え可能なＲＯＭに書込む（７０３，７
０４）。電源投入時（Ｓ６）、トータルカウンタ値及び
チェックサム値を読出し（７０５）、読出したトータル
カウンタ値のチェックサムを計算し（７０６）、読出し
たチェックサムと比較し（７０７、７０８）、同じであ
れば通常の処理に入り、異なる場合メモリートラブルを
表示し（７０９）、マシンを停止する。チェックサム値
とは検査合計値のことであり電源ＯＦＦ時にトータルカ
ウンタ値が変化していないかをチェックする物でトータ
ルカウンタ値の各桁を全て加えて求められる。例えばト
ータルカウンタ値が１２３４の場合（１＋２＋３＋４＝
１０）１０となる。尚、上記説明内容の公知資料として
は、特開昭６２−２７７５９が挙げられる。
【０００４】
【発明が解決しようとする課題】従来技術の場合、トー
タルカウンタ値のチェックサムを計算した値とチェック
サムを比較して異なっていたのでメモリートラブルの表
示は可能であるがこの時点で正確なトータルカウンタ値
が判断出来なくなるのでメモリートラブルにならない様
にトータルカウンタの信頼性が必要である。又、従来技
術では１つのＲＯＭでトータルカウンタ値及びチェック
サムを記憶しているのでトータルカウンタの信頼性を上
げるにはＲＯＭの信頼性を上げる事でしか出来ない。
タルカウンタ値のチェックサムを計算した値とチェック
サムを比較して異なっていたのでメモリートラブルの表
示は可能であるがこの時点で正確なトータルカウンタ値
が判断出来なくなるのでメモリートラブルにならない様
にトータルカウンタの信頼性が必要である。又、従来技
術では１つのＲＯＭでトータルカウンタ値及びチェック
サムを記憶しているのでトータルカウンタの信頼性を上
げるにはＲＯＭの信頼性を上げる事でしか出来ない。
【０００５】
【課題を解決するための手段】本発明は上記課題の解決
を目的としてなされたものであり、請求項１記載の計数
積算装置は、計数手段と該計数手段にて計数されたトー
タルカウンタ数のデータを記憶する電気的に書換えが可
能な複数のＲＯＭとを有する計数積算装置において、前
記トータルカウンタ数及び検査合計を前記複数のＲＯＭ
に書き込む手段と、該書き込まれたデータを読み出す手
段と、該読み出された各ＲＯＭのデータを比較する手段
と、前記各ＲＯＭのデータが異なる場合には各ＲＯＭの
検査合計を確認する手段と、前記確認手段に応答し、正
しいデータを正常データとして前記ＲＯＭに書き込む手
段とを有することを特徴とする計数積算装置である。
を目的としてなされたものであり、請求項１記載の計数
積算装置は、計数手段と該計数手段にて計数されたトー
タルカウンタ数のデータを記憶する電気的に書換えが可
能な複数のＲＯＭとを有する計数積算装置において、前
記トータルカウンタ数及び検査合計を前記複数のＲＯＭ
に書き込む手段と、該書き込まれたデータを読み出す手
段と、該読み出された各ＲＯＭのデータを比較する手段
と、前記各ＲＯＭのデータが異なる場合には各ＲＯＭの
検査合計を確認する手段と、前記確認手段に応答し、正
しいデータを正常データとして前記ＲＯＭに書き込む手
段とを有することを特徴とする計数積算装置である。
【０００６】請求項２記載の計数積算装置は、計数手段
と該計数手段にて計数されたトータルカウンタ数のデー
タを記憶する電気的に書換えが可能な複数のＲＯＭとを
有する計数積算装置において、前記複数のＲＯＭのアド
レス空間を一部共通にして同時書き込み及び同時読み出
しを行う手段と、該読み出されたデータを比較する手段
と、前記データが異なる場合のみエラー信号を発生する
手段とを有することを特徴とする計数積算装置である。
と該計数手段にて計数されたトータルカウンタ数のデー
タを記憶する電気的に書換えが可能な複数のＲＯＭとを
有する計数積算装置において、前記複数のＲＯＭのアド
レス空間を一部共通にして同時書き込み及び同時読み出
しを行う手段と、該読み出されたデータを比較する手段
と、前記データが異なる場合のみエラー信号を発生する
手段とを有することを特徴とする計数積算装置である。
【０００７】
【作用】上記構成により請求項１記載の計数積算装置に
よれば、複写機内にある電気的に書換え可能なＲＯＭを
利用してトータルカウンタなどの重要なデータの信頼性
を向上させる事を目的としており、 １．ソフト処理で全てを行なう事によりコストアップす
る事なく電気的に書換え可能なＲＯＭ内の重要なデータ
の信頼性が向上する。
よれば、複写機内にある電気的に書換え可能なＲＯＭを
利用してトータルカウンタなどの重要なデータの信頼性
を向上させる事を目的としており、 １．ソフト処理で全てを行なう事によりコストアップす
る事なく電気的に書換え可能なＲＯＭ内の重要なデータ
の信頼性が向上する。
【０００８】２．２個の電気的に書換え可能なＲＯＭを
使用している事により一方が故障しても他方のＲＯＭに
データを記憶しているのでデータの復帰が可能となる。
請求項２記載の計数積算装置によれば、データのチェッ
ク時間を短縮しかつトータルカウンタなどの重要なデー
タの信頼性を向上させる事を目的としており、 １．データのチェック処理をデータ比較回路で行なう事
により処理時間が短縮できる。
使用している事により一方が故障しても他方のＲＯＭに
データを記憶しているのでデータの復帰が可能となる。
請求項２記載の計数積算装置によれば、データのチェッ
ク時間を短縮しかつトータルカウンタなどの重要なデー
タの信頼性を向上させる事を目的としており、 １．データのチェック処理をデータ比較回路で行なう事
により処理時間が短縮できる。
【０００９】２．２個の電気的に書換え可能なＲＯＭを
使用している事により一方が故障しても他方のＲＯＭに
データを記憶しているのでデータの復帰が可能となる。
使用している事により一方が故障しても他方のＲＯＭに
データを記憶しているのでデータの復帰が可能となる。
【００１０】
【実施例】以下、図面に示した本発明の実施例に基づき
詳細を説明する。尚これらの実施例に本発明は限定され
るものではないことは勿論である。
詳細を説明する。尚これらの実施例に本発明は限定され
るものではないことは勿論である。
【００１１】図１に本発明の構成図を示す。記憶メモリ
１及び記憶メモリ２は電気的に書換え可能なＲＯＭであ
る。記憶メモリ１は本体に有り、記憶メモリ２はドラム
ユニットに有る。ＣＰＵ１１内部では記憶メモリ１及び
記憶メモリ２から読み出したデータ及びチェックサムを
一時的に記憶するレジスタＡ３，レジスタＢ４，レジス
タＣ５，レジスタＤ６を持ち、前記各レジスタのデータ
をチェックし比較する比較判断部７，８，９を持つ。比
較判断部７ではレジスタＡ３のトータルカウントデータ
とレジスタＢ４のチェックサムをチェックする。比較判
断部８ではレジスタＣ５のトータルカウントデータとレ
ジスタＤ６のチェックサムをチェックする。比較判断部
９ではレジスタＡ３，Ｃ５のデータを比較する。又前記
比較判断部７，８，９でエラーと判断された場合使用者
にエラーを知らせるトラブル表示部１０が有る。
１及び記憶メモリ２は電気的に書換え可能なＲＯＭであ
る。記憶メモリ１は本体に有り、記憶メモリ２はドラム
ユニットに有る。ＣＰＵ１１内部では記憶メモリ１及び
記憶メモリ２から読み出したデータ及びチェックサムを
一時的に記憶するレジスタＡ３，レジスタＢ４，レジス
タＣ５，レジスタＤ６を持ち、前記各レジスタのデータ
をチェックし比較する比較判断部７，８，９を持つ。比
較判断部７ではレジスタＡ３のトータルカウントデータ
とレジスタＢ４のチェックサムをチェックする。比較判
断部８ではレジスタＣ５のトータルカウントデータとレ
ジスタＤ６のチェックサムをチェックする。比較判断部
９ではレジスタＡ３，Ｃ５のデータを比較する。又前記
比較判断部７，８，９でエラーと判断された場合使用者
にエラーを知らせるトラブル表示部１０が有る。
【００１２】図２に複写完了時の処理（Ｓ１）及び電源
ＯＮ時の処理（Ｓ２）のフローチャートを示す。複写完
了時トータルカウンタに１を加え（２０１）、トータル
カウンタのチェックサムを計算する（７０２）。例えば
複写完了前のトータルカウンタ値が１２３３の場合完了
時トータルカウンタ値は１２３４となりチェックサムは
各桁の数をたし合わせた（１＋２＋３＋４＝１０）１０
となる。次にトータルカウンタ値及びチェックサム値を
前記記憶メモリ１及び記憶メモリ２に書込む（２０３，
２０４）。電源ＯＮ時トータルカウンタ値及びチェック
サムを記憶メモリー１から読出す（２０５）。読出した
トータルカウンタ値のチェックサムを計算し（２０
６）、読出したチェックサムと比較し（２０７）、値が
同じであれば通常の処理に入る。値が異なっていた場合
（例えばトータルカウンタ値が１２３４であればチェッ
クサムは１０（１＋２＋３＋４）となり読出したチェッ
クサムが１０でなかった場合）データが変化したと判断
し記憶メモリ２からトータルカウンタ値，チェックサム
を読出す（２０８）。読出したトータルカウンタ値のチ
ェックサムを計算し（２０９）、読出したチェックサム
と比較する（２１０）。値が同じであれば記憶メモリー
２のデータが正しいと判断し、記憶メモリー１に記憶メ
モリー２のデータを書込み（２１１）、通常の処理に入
る。値が異なっていた場合記憶メモリー１，２から読出
したトータルカウンタ値を比較し（２１２）、値が同じ
であればチェックサム値のみ変化したと判断しチェック
サムを計算し直し記憶メモリー１，２に書込み（２１
３）、通常の処理に入る。値が異なっていた場合メモリ
ートラブルを表示し（２１４）、マシンを停止する。以
上は実施例１として請求項１記載の計数積算装置の例を
説明した。
ＯＮ時の処理（Ｓ２）のフローチャートを示す。複写完
了時トータルカウンタに１を加え（２０１）、トータル
カウンタのチェックサムを計算する（７０２）。例えば
複写完了前のトータルカウンタ値が１２３３の場合完了
時トータルカウンタ値は１２３４となりチェックサムは
各桁の数をたし合わせた（１＋２＋３＋４＝１０）１０
となる。次にトータルカウンタ値及びチェックサム値を
前記記憶メモリ１及び記憶メモリ２に書込む（２０３，
２０４）。電源ＯＮ時トータルカウンタ値及びチェック
サムを記憶メモリー１から読出す（２０５）。読出した
トータルカウンタ値のチェックサムを計算し（２０
６）、読出したチェックサムと比較し（２０７）、値が
同じであれば通常の処理に入る。値が異なっていた場合
（例えばトータルカウンタ値が１２３４であればチェッ
クサムは１０（１＋２＋３＋４）となり読出したチェッ
クサムが１０でなかった場合）データが変化したと判断
し記憶メモリ２からトータルカウンタ値，チェックサム
を読出す（２０８）。読出したトータルカウンタ値のチ
ェックサムを計算し（２０９）、読出したチェックサム
と比較する（２１０）。値が同じであれば記憶メモリー
２のデータが正しいと判断し、記憶メモリー１に記憶メ
モリー２のデータを書込み（２１１）、通常の処理に入
る。値が異なっていた場合記憶メモリー１，２から読出
したトータルカウンタ値を比較し（２１２）、値が同じ
であればチェックサム値のみ変化したと判断しチェック
サムを計算し直し記憶メモリー１，２に書込み（２１
３）、通常の処理に入る。値が異なっていた場合メモリ
ートラブルを表示し（２１４）、マシンを停止する。以
上は実施例１として請求項１記載の計数積算装置の例を
説明した。
【００１３】次に実施例２として請求項２記載の計数積
算装置の例を説明する。図３にブロック図を示す。本体
３１内に各入出力及びメモリーを制御するＣＰＵ３２と
記憶メモリー３５を持ち、ドラムユニット３７内に記憶
メモリー３６を持つ。記憶メモリー３５，３６は電気的
に書換え可能なＲＯＭである。ＣＰＵと記憶メモリー内
のデータ書込み及び読出しをＣＰＵからのセレクト信号
によりどのＲＯＭに対して行なうかを選択出来るデータ
セレクト回路３３を持ち、又データ読出し時両方の電気
的書換え可能なＲＯＭのデータが一致していなかった場
合ＣＰＵに対してエラー信号を発生するデータ比較回路
３４を持つ。
算装置の例を説明する。図３にブロック図を示す。本体
３１内に各入出力及びメモリーを制御するＣＰＵ３２と
記憶メモリー３５を持ち、ドラムユニット３７内に記憶
メモリー３６を持つ。記憶メモリー３５，３６は電気的
に書換え可能なＲＯＭである。ＣＰＵと記憶メモリー内
のデータ書込み及び読出しをＣＰＵからのセレクト信号
によりどのＲＯＭに対して行なうかを選択出来るデータ
セレクト回路３３を持ち、又データ読出し時両方の電気
的書換え可能なＲＯＭのデータが一致していなかった場
合ＣＰＵに対してエラー信号を発生するデータ比較回路
３４を持つ。
【００１４】図４にＣＰＵ内部処理の構成を示す。４
２，４３は外部記憶メモリーより読出したデータを一時
的に記憶するレジスタＥ，Ｆである。比較部４６ではレ
ジスタＥ４２に記憶されているトータルカウントデータ
のチェックサム値を求めこのチェックサム値とレジスタ
Ｆ４３に記憶されているチェックサムデータとを比較す
る。例えばレジスタＥ４２の内部が１２３４で有ればチ
ェックサムは（１＋２＋３＋４＝１０）１０となりレジ
スタＦ４３が１０であるかを比較する。エラー信号チェ
ック部４５では外部のデータ比較回路からエラー信号が
発生したかをチェックする。メモリ選択部４４では記憶
メモリ１か記憶メモリ２のデータを入力するかを判断部
４７より指令を受け外部にメモリー選択信号を出力す
る。判断部４７では比較部４６及びエラー信号チェック
部４５より信号を受けデータに異常があるのか、次にど
のメモリーから読み出すか判断する。判断部４８ではト
ラブル表示をするか判断する。トラブル表示部４９では
判断部４８より指令を受けメモリートラブルを表示す
る。
２，４３は外部記憶メモリーより読出したデータを一時
的に記憶するレジスタＥ，Ｆである。比較部４６ではレ
ジスタＥ４２に記憶されているトータルカウントデータ
のチェックサム値を求めこのチェックサム値とレジスタ
Ｆ４３に記憶されているチェックサムデータとを比較す
る。例えばレジスタＥ４２の内部が１２３４で有ればチ
ェックサムは（１＋２＋３＋４＝１０）１０となりレジ
スタＦ４３が１０であるかを比較する。エラー信号チェ
ック部４５では外部のデータ比較回路からエラー信号が
発生したかをチェックする。メモリ選択部４４では記憶
メモリ１か記憶メモリ２のデータを入力するかを判断部
４７より指令を受け外部にメモリー選択信号を出力す
る。判断部４７では比較部４６及びエラー信号チェック
部４５より信号を受けデータに異常があるのか、次にど
のメモリーから読み出すか判断する。判断部４８ではト
ラブル表示をするか判断する。トラブル表示部４９では
判断部４８より指令を受けメモリートラブルを表示す
る。
【００１５】図５にデータ書込み時（Ｓ３）、データ読
出し時（Ｓ４）のフローチャートを示す。Ｓ３は複写完
了時に行なわれ、Ｓ４は電源ＯＮ時に行なわれる。デー
タ書込み時トータルカウンタ値よりチェックサムを求め
る（５０１）。記憶メモリー１、２の両メモリーを選択
し（５０２）、両メモリーにトータルカウンタ値及びチ
ェックサムを書込む（５０３）。データ読出し時記憶メ
モリー１を選択し（５０４）、トータルカウンタ値及び
チェックサムをＣＰＵ内のレジスタに読出す（５０
５）。読出し時データ比較回路からエラー信号が発生し
たかをチェックする（５０６）。エラー信号が無ければ
通常処理に入る。有れば読出したトータルカウンタ値よ
りチェックサムを計算し、このチェックサムと読出した
チェックサムとを比較する（５０７）。同じであれば通
常処理に入る。異なっていたら記憶メモリー２を選択し
（５０８）、トータルカウンタ値及びチェックサムをＣ
ＰＵ内のレジスタに読出す（５０９）。前記と同様に処
理を行なう（５１０）。同じであれば記憶メモリー１に
記憶メモリー２から読出したトータルカウンタ値及びチ
ェックサムを書込み（５１１）、通常処理に入る。異な
っていた場合メモリー異常と判断しメモリートラブルを
表示し（５１２）、マシンを停止する。
出し時（Ｓ４）のフローチャートを示す。Ｓ３は複写完
了時に行なわれ、Ｓ４は電源ＯＮ時に行なわれる。デー
タ書込み時トータルカウンタ値よりチェックサムを求め
る（５０１）。記憶メモリー１、２の両メモリーを選択
し（５０２）、両メモリーにトータルカウンタ値及びチ
ェックサムを書込む（５０３）。データ読出し時記憶メ
モリー１を選択し（５０４）、トータルカウンタ値及び
チェックサムをＣＰＵ内のレジスタに読出す（５０
５）。読出し時データ比較回路からエラー信号が発生し
たかをチェックする（５０６）。エラー信号が無ければ
通常処理に入る。有れば読出したトータルカウンタ値よ
りチェックサムを計算し、このチェックサムと読出した
チェックサムとを比較する（５０７）。同じであれば通
常処理に入る。異なっていたら記憶メモリー２を選択し
（５０８）、トータルカウンタ値及びチェックサムをＣ
ＰＵ内のレジスタに読出す（５０９）。前記と同様に処
理を行なう（５１０）。同じであれば記憶メモリー１に
記憶メモリー２から読出したトータルカウンタ値及びチ
ェックサムを書込み（５１１）、通常処理に入る。異な
っていた場合メモリー異常と判断しメモリートラブルを
表示し（５１２）、マシンを停止する。
【００１６】その他本発明は、上記しかつ、図面に示し
た実施例のみに限定されるものではなく、要旨を逸脱し
ない範囲内で適宜変形して実施できることは勿論であ
る。
た実施例のみに限定されるものではなく、要旨を逸脱し
ない範囲内で適宜変形して実施できることは勿論であ
る。
【００１７】
【発明の効果】本発明の請求項１記載の計数積算装置に
よれば、複写機内にある電気的に書換え可能なＲＯＭを
利用してトータルカウンタなどの重要なデータの信頼性
を向上させる事を目的としており、 １．ソフト処理で全てを行なう事によりコストアップす
る事なく電気的に書換え可能なＲＯＭ内の重要なデータ
の信頼性が向上する。
よれば、複写機内にある電気的に書換え可能なＲＯＭを
利用してトータルカウンタなどの重要なデータの信頼性
を向上させる事を目的としており、 １．ソフト処理で全てを行なう事によりコストアップす
る事なく電気的に書換え可能なＲＯＭ内の重要なデータ
の信頼性が向上する。
【００１８】２．２個の電気的に書換え可能なＲＯＭを
使用している事により一方が故障しても他方のＲＯＭに
データを記憶しているのでデータの復帰が可能となる。
使用している事により一方が故障しても他方のＲＯＭに
データを記憶しているのでデータの復帰が可能となる。
【００１９】請求項２記載の計数積算装置によれば、デ
ータのチェック時間を短縮しかつトータルカウンタなど
の重要なデータの信頼性を向上させる事を目的としてお
り、 １．データのチェック処理をデータ比較回路で行なう事
により処理時間が短縮できる。
ータのチェック時間を短縮しかつトータルカウンタなど
の重要なデータの信頼性を向上させる事を目的としてお
り、 １．データのチェック処理をデータ比較回路で行なう事
により処理時間が短縮できる。
【００２０】２．２個の電気的に書換え可能なＲＯＭを
使用している事により一方が故障しても他方のＲＯＭに
データを記憶しているのでデータの復帰が可能となる。
使用している事により一方が故障しても他方のＲＯＭに
データを記憶しているのでデータの復帰が可能となる。
【図１】本発明装置の要部構成図である。
【図２】本発明の動作を示すフローチャートである。
【図３】本発明装置の構成図である。
【図４】本発明装置のＣＰＵ内の構成図である。
【図５】本発明の動作を示すフローチャートである。
【図６】従来装置の要部構成図である。
【図７】従来装置の動作を示すフローチャートである。
１ 記憶メモリ（本体側） ２ 記憶メモリ（ドラムユニット側） ３ レジスタＡ ４ レジスタＢ ５ レジスタＣ ６ レジスタＤ ７ 比較判断部 ８ 比較判断部 ９ 比較判断部 １０ トラブル表示部 １１ ＣＰＵ ３１ 本体 ３２ ＣＰＵ ３３ データセレクト回路 ３４ データ比較回路 ３５ 記憶メモリ ３６ 記憶メモリ ３７ ドラムユニット ４１ ＣＰＵ ４２ レジスタＥ ４３ レジスタＦ ４４ メモリ選択部 ４５ エラー信号チェック部 ４６ 比較部 ４７ 判断部 ４８ 判断部 ４９ トラブル表示部 ６１ ＣＰＵ ６２ ＲＯＭ
Claims (2)
- 【請求項１】 計数手段と該計数手段にて計数されたト
ータルカウンタ数のデータを記憶する電気的に書換えが
可能な複数のＲＯＭとを有する計数積算装置において、
前記トータルカウンタ数及び検査合計を前記複数のＲＯ
Ｍに書き込む手段と、該書き込まれたデータを読み出す
手段と、該読み出された各ＲＯＭのデータを比較する手
段と、前記各ＲＯＭのデータが異なる場合には各ＲＯＭ
の検査合計を確認する手段と、前記確認手段に応答し、
正しいデータを正常データとして前記ＲＯＭに書き込む
手段とを有することを特徴とする計数積算装置。 - 【請求項２】 計数手段と該計数手段にて計数されたト
ータルカウンタ数のデータを記憶する電気的に書換えが
可能な複数のＲＯＭとを有する計数積算装置において、
前記複数のＲＯＭのアドレス空間を一部共通にして同時
書き込み及び同時読み出しを行う手段と、該読み出され
たデータを比較する手段と、前記データが異なる場合の
みエラー信号を発生する手段とを有することを特徴とす
る計数積算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234533A JPH0793505A (ja) | 1993-09-21 | 1993-09-21 | 計数積算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234533A JPH0793505A (ja) | 1993-09-21 | 1993-09-21 | 計数積算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0793505A true JPH0793505A (ja) | 1995-04-07 |
Family
ID=16972524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5234533A Pending JPH0793505A (ja) | 1993-09-21 | 1993-09-21 | 計数積算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793505A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0985983A3 (en) * | 1998-09-08 | 2001-03-07 | Canon Kabushiki Kaisha | Counting apparatus, and computer readable memory medium |
| JP2007078877A (ja) * | 2005-09-12 | 2007-03-29 | Canon Inc | 画像形成システム、画像形成装置およびその制御方法 |
| JP2013250609A (ja) * | 2012-05-30 | 2013-12-12 | Canon Inc | 情報処理装置、情報処理装置の制御方法及びプログラム |
-
1993
- 1993-09-21 JP JP5234533A patent/JPH0793505A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0985983A3 (en) * | 1998-09-08 | 2001-03-07 | Canon Kabushiki Kaisha | Counting apparatus, and computer readable memory medium |
| US6578161B1 (en) | 1998-09-08 | 2003-06-10 | Canon Kabushiki Kaisha | Counting apparatus, counting method, and computer readable storage medium |
| JP2007078877A (ja) * | 2005-09-12 | 2007-03-29 | Canon Inc | 画像形成システム、画像形成装置およびその制御方法 |
| JP2013250609A (ja) * | 2012-05-30 | 2013-12-12 | Canon Inc | 情報処理装置、情報処理装置の制御方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4868216B2 (ja) | ファームウェア更新回路およびファームウェア更新方法 | |
| EP2124151B1 (en) | Information processing system and method for starting/recovering the system | |
| JPH0793505A (ja) | 計数積算装置 | |
| JPH09167120A (ja) | 記憶装置の誤り訂正装置 | |
| JP3358214B2 (ja) | 電子装置 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| US20070047346A1 (en) | Semiconductor integrated circuit | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH10143448A (ja) | メモリシステム | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JP2752929B2 (ja) | プログラム暴走検出装置および暴走検出方法 | |
| JPH02284248A (ja) | メモリ内容チェック方法 | |
| JPH1125006A (ja) | メモリテスト装置 | |
| JPH1139897A (ja) | デジタル記憶手段の記憶データ検査方法 | |
| JP2697332B2 (ja) | 動作設定情報信頼性向上装置 | |
| JP3344432B2 (ja) | 情報処理装置 | |
| JP2531112B2 (ja) | 情報処理装置 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPH05108496A (ja) | パトロール制御方式 | |
| JPH0822419A (ja) | 誤書込防止方式 | |
| JP2002150795A (ja) | 半導体集積回路 | |
| JP2656600B2 (ja) | 半導体記憶装置の試験方法 | |
| JP3060376U (ja) | メモリ装置 | |
| JPH04318628A (ja) | 中央演算処理装置 | |
| JP2876606B2 (ja) | 情報処理装置 |