JPH087600A

JPH087600A - Ｒｏｍ書込みチェック回路

Info

Publication number: JPH087600A
Application number: JP13994194A
Authority: JP
Inventors: Kazuhiko Sugimoto; 和彦杉本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-06-22
Filing date: 1994-06-22
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】データの格納間隔が開いてしまうような場合
でもその書込みエラーを検出可能とする。【構成】書込み済みＲＯＭ１に書込まれたデータはア
ドレスカウンタ２のアドレスによって読出され、乗算回
路４に出力される。モジュロＮ演算回路３はアドレスカ
ウンタ２から書込み済みＲＯＭ１に出力されるアドレス
のモジュロＮを算出し、その算出結果を乗算回路４に出
力する。乗算回路４は書込み済みＲＯＭ１から読出され
たデータとモジュロＮ演算回路３からのアドレスのモジ
ュロＮとを乗算し、その乗算結果を加算回路５に出力す
る。加算回路５は乗算回路４の乗算結果を順次累算して
いき、その累算値を比較回路６に出力する。比較回路６
は加算回路５の累算結果とレジスタ７の値とを比較し、
それらが不一致であれば書込みエラーを通知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＲＯＭ書込みチェック回
路に関し、特にＲＯＭ（読出し専用メモリ）へのデータ
書込み時のエラー検出方法に関する。

【０００２】

【従来の技術】従来、この種のエラー検出方法において
は、ＲＯＭへのデータ書込み時にチェックサム方式を用
いてＲＯＭへの書込みエラーを検出している。

【０００３】ここで、チェックサム方式とは、ＲＯＭに
書込まれたデータを読出し、読出したデータを順次加算
していき、その加算結果を予め計算されている値と比較
して書込みエラーを検出するという方法である。

【０００４】

【発明が解決しようとする課題】上述した従来のエラー
検出方法では、チェックサム方式を用いてＲＯＭへの書
込みエラーを検出しているので、データがＲＯＭの偶数
番地にのみ格納されてしまい、データの格納間隔が開い
てしまうような場合、ＲＯＭの全番地にデータを書込む
時以外はデータの格納間隔が開かないときの加算結果と
データの格納間隔が開いたときの加算結果とが同じとな
ってしまうため、その書込みエラーを検出することがで
きないという問題がある。

【０００５】例えば、図３に示すように、書込みデータ
「ａ」，「ｂ］，「ｃ」，「ｄ」，「ｅ」が、同一値
「ＦＦＨ」に設定された書込み前ＲＯＭに上記の如く偶
数番地「０」，「２」，「４」，「６」，「８」に書込
まれた場合、チェックサム方式によれば加算結果が「ａ
＋ｂ＋ｃ＋ｄ＋ｅ」となる。また、書込み前ＲＯＭに順
番に書込まれた場合にもその加算結果は「ａ＋ｂ＋ｃ＋
ｄ＋ｅ」となり、それらの加算決結果は同じとなってし
まう。尚、「ＦＦＨ」がある特定の数であっても、偶数
番地のみの場合と順番に書込まれた場合とにおいて書換
えられなかった数は同数となるので、やはり書込みエラ
ーは検出できない。

【０００６】そこで、本発明の目的は上記の問題点を解
消し、データの格納間隔が開いてしまうような場合でも
その書込みエラーを検出することができるＲＯＭ書込み
チェック回路を提供することにある。

【０００７】

【課題を解決するための手段】本発明によるＲＯＭ書込
みチェック回路は、読出し専用メモリに書込まれたデー
タと書込むべきデータとを比較して書込みエラーを検出
するＲＯＭ書込みチェック回路であって、前記読出し専
用メモリから読出したデータにそのデータの格納位置に
基づいた係数を付加する付加手段と、前記付加手段によ
って前記係数が付加されたデータを累算する累算手段
と、前記累算手段の累算結果と予め設定された値とを比
較して前記書込みエラーを検出する検出手段とを備えて
いる。

【０００８】

【作用】書込み済みＲＯＭから読出したデータに、その
データのアドレスのモジュロＮを算出して乗算すること
で、ＲＯＭのデータにアドレスの重みを付加する。ある
いは、書込み済みＲＯＭから読出したデータを、そのデ
ータのアドレスから算出されたモジュロＮに応じてシフ
トすることで、ＲＯＭのデータにアドレスの重みを付加
する。

【０００９】このアドレスの重みを付けた書込み済みＲ
ＯＭのデータを順次加算していき、その加算結果を予め
算出された正常時の書込み済みＲＯＭのデータの加算結
果と比較し、それらが不一致であれば書込みエラーを通
知する。

【００１０】これによって、書込み済みＲＯＭに書込み
エラーが発生して偶数番地にのみデータが書込まれた場
合でも、その書込みエラーの検出が可能となる。

【００１１】

【実施例】次に、本発明について図面を参照して説明す
る。

【００１２】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、書込み済みＲＯＭ１に書込
まれたデータはアドレスカウンタ２のアドレスによって
読出され、乗算回路４に出力される。

【００１３】モジュロ（ｍｏｄｕｌｏ）Ｎ演算回路３は
アドレスカウンタ２から書込み済みＲＯＭ１に出力され
るアドレスのモジュロＮを算出し、その算出結果を乗算
回路４に出力する。

【００１４】乗算回路４は書込み済みＲＯＭ１から読出
されたデータとモジュロＮ演算回路３からのアドレスの
モジュロＮとを乗算し、その乗算結果を加算回路５に出
力する。

【００１５】加算回路５は乗算回路４の乗算結果を順次
累算していき、その累算値を比較回路６に出力する。す
なわち、加算回路５からはΣ｛ｄａｔａ×ｍｏｄｕｌｏ
Ｎ（ａｄｄｒｅｓｓ）｝が比較回路６に出力される。
ここで、ｄａｔａは書込み済みＲＯＭ１から読出された
データ値、ａｄｄｒｅｓｓはそのデータ値が格納された
位置を示すアドレス値である。

【００１６】比較回路６は加算回路５の累算結果とレジ
スタ７の値とを比較し、それらが不一致であれば書込み
エラーを通知する。レジスタ７には予め計算された書込
み済みＲＯＭ１が正常の場合の累算値が格納されてい
る。

【００１７】例えば、書込み済みＲＯＭ１が正常であれ
ば、アドレス＃０にデータ「ａ」が、アドレス＃１にデ
ータ「ｂ」が、アドレス＃２にデータ「ｃ」が、アドレ
ス＃３にデータ「ｄ」が、アドレス＃４にデータ「ｅ」
が夫々書込まれるものとする。

【００１８】いま、書込み済みＲＯＭ１に書込みエラー
が発生し、図３に示すように、アドレス＃０にデータ
「ａ」が、アドレス＃２にデータ「ｂ」が、アドレス＃
４にデータ「ｃ」が、アドレス＃６にデータ「ｄ」が、
アドレス＃８にデータ「ｅ」が夫々書込まれたとする
と、従来のチェックサム方式であれば、正常な場合も、
また書込みエラーが発生した場合も夫々加算結果が「ａ
＋ｂ＋ｃ＋ｄ＋ｅ」となる。

【００１９】ここで、アドレス＃０のモジュロＮを
「１」、アドレス＃１のモジュロＮを「２」、アドレス
＃２のモジュロＮを「３」、アドレス＃３のモジュロＮ
を「１」、アドレス＃４のモジュロＮを「２」、アドレ
ス＃５のモジュロＮを「３」、アドレス＃６のモジュロ
Ｎを「１」、アドレス＃７のモジュロＮを「２」、アド
レス＃８のモジュロＮを「３」とする。

【００２０】この場合、書込み済みＲＯＭ１が正常であ
れば、「ａ×１＋ｂ×２＋ｃ×３＋ｄ×１＋ｅ×２」と
なる。これに対し、上記のような書込みエラーが発生す
ると、「ａ×１＋ｂ×３＋ｃ×２＋ｄ×１＋ｅ×３」と
なる。

【００２１】よって、書込み済みＲＯＭ１が正常な場合
の「ａ×１＋ｂ×２＋ｃ×３＋ｄ×１＋ｅ×２」をレジ
スタ７に予め保持しておけば、比較回路６の比較結果が
不一致となるので、書込み済みＲＯＭ１の書込みエラー
を検出することができる。

【００２２】図２は本発明の他の実施例の構成を示すブ
ロック図である。図において、書込み済みＲＯＭ１に書
込まれたデータはアドレスカウンタ２のアドレスによっ
て読出され、乗算回路４に出力される。

【００２３】モジュロＮ演算回路３はアドレスカウンタ
２から書込み済みＲＯＭ１に出力されるアドレスのモジ
ュロＮを算出し、その算出結果をシフト回路８に出力す
る。

【００２４】シフト回路８は書込み済みＲＯＭ１から読
出されたデータをモジュロＮ演算回路３からのアドレス
のモジュロＮに応じて左シフトまたは右シフトし、その
値を加算回路５に出力する。

【００２５】加算回路５はシフト回路８のシフト結果を
順次累算していき、その累算値を比較回路６に出力す
る。すなわち、加算回路５からはΣ｛ｒｉｇｈｔｓｈ
ｉｆｔｍ（ｄａｔａ）｝［ｍ＝ｍｏｄｕｌｏＮ（ａｄ
ｄｒｅｓｓ）］またはΣ｛ｌｅｆｔｓｈｉｆｔｍ
（ｄａｔａ）｝が比較回路６に出力される。ここで、ｄ
ａｔａは書込み済みＲＯＭ１から読出されたデータ値、
ａｄｄｒｅｓｓはそのデータ値が格納された位置を示す
アドレス値である。

【００２６】比較回路６は加算回路５の累算結果とレジ
スタ７の値とを比較し、それらが不一致であれば書込み
エラーを通知する。レジスタ７には予め計算された書込
み済みＲＯＭ１が正常の場合の累算値が格納されてい
る。

【００２７】例えば、書込み済みＲＯＭ１が正常であれ
ば、アドレス＃０にデータ「ａ」が、アドレス＃１にデ
ータ「ｂ」が、アドレス＃２にデータ「ｃ」が、アドレ
ス＃３にデータ「ｄ」が、アドレス＃４にデータ「ｅ」
が夫々書込まれるものとする。

【００２８】いま、書込み済みＲＯＭ１に書込みエラー
が発生し、図３に示すように、アドレス＃０にデータ
「ａ」が、アドレス＃２にデータ「ｂ」が、アドレス＃
４にデータ「ｃ」が、アドレス＃６にデータ「ｄ」が、
アドレス＃８にデータ「ｅ」が夫々書込まれたとする
と、従来のチェックサム方式であれば、正常な場合も、
また書込みエラーが発生した場合も夫々加算結果が「ａ
＋ｂ＋ｃ＋ｄ＋ｅ」となる。

【００２９】ここで、アドレス＃０のモジュロＮを
「１」、アドレス＃１のモジュロＮを「２」、アドレス
＃２のモジュロＮを「３」、アドレス＃３のモジュロＮ
を「１」、アドレス＃４のモジュロＮを「２」、アドレ
ス＃５のモジュロＮを「３」、アドレス＃６のモジュロ
Ｎを「１」、アドレス＃７のモジュロＮを「２」、アド
レス＃８のモジュロＮを「３」とする。

【００３０】この場合、書込み済みＲＯＭ１が正常であ
れば、（「ａ」を１右シフトした値）＋（「ｂ」を２右
シフトした値）＋（「ｃ」を３右シフトした値）＋
（「ｄ」を１右シフトした値）＋（「ｅ」を２右シフト
した値）となる。

【００３１】これに対し、上記のような書込みエラーが
発生すると、（「ａ」を１右シフトした値）＋（「ｂ」
を３右シフトした値）＋（「ｃ」を２右シフトした値）
＋（「ｄ」を１右シフトした値）＋（「ｅ」を３右シフ
トした値）となる。

【００３２】よって、書込み済みＲＯＭ１が正常な場合
の値をレジスタ７に予め保持しておけば、比較回路６の
比較結果が不一致となるので、書込み済みＲＯＭ１の書
込みエラーを検出することができる。

【００３３】このように、書込み済みＲＯＭ１の全ての
データに、モジュロＮ演算回路３で算出されたそのデー
タのアドレスの重みをつけて加算することによって、書
込み済みＲＯＭ１に書込みエラーが発生して偶数番地に
のみデータが書込まれた場合でも書込みエラーを検出す
ることができる。

【００３４】

【発明の効果】以上説明したように本発明によれば、読
出し専用メモリから読出したデータにそのデータの格納
位置に基づいた係数を付加して累算し、その累算結果と
予め設定された値とを比較して書込みエラーを検出する
ことによって、データの格納間隔が開いてしまうような
場合でもその書込みエラーを検出することができるとい
う効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】本発明の他の実施例の構成を示すブロック図で
ある。

【図３】書込みエラーの発生例を示す図である。

【符号の説明】

１書込み済みＲＯＭ２アドレスカウンタ３モジュロＮ演算回路４乗算回路５加算回路６比較回路７レジスタ８シフト回路

Claims

【特許請求の範囲】

【請求項１】読出し専用メモリに書込まれたデータと
書込むべきデータとを比較して書込みエラーを検出する
ＲＯＭ書込みチェック回路であって、前記読出し専用メ
モリから読出したデータにそのデータの格納位置に基づ
いた係数を付加する付加手段と、前記付加手段によって
前記係数が付加されたデータを累算する累算手段と、前
記累算手段の累算結果と予め設定された値とを比較して
前記書込みエラーを検出する検出手段とを有することを
特徴とするＲＯＭ書込みチェック回路。
【請求項２】前記付加手段は、前記読出し専用メモリ
から読出したデータの格納位置のモジュロＮを演算する
演算手段と、前記演算手段の演算結果と前記読出し専用
メモリから読出したデータとを乗算する乗算手段とを含
むことを特徴とする請求項１記載のＲＯＭ書込みチェッ
ク回路。
【請求項３】前記付加手段は、前記読出し専用メモリ
から読出したデータの格納位置のモジュロＮを演算する
演算手段と、前記演算手段の演算結果に基づいて前記読
出し専用メモリから読出したデータをシフトするシフト
手段とを含むことを特徴とする請求項１記載のＲＯＭ書
込みチェック回路。