JPH02284254A - マルチプロセッサシステムのデータ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムのデータ転逆方式に
係り、特にグローバルバスを介してデータ転送を行うマ
ルチプロセッサシステムのデータ転送方式に関する。

〔従来の技術〕

数値制御装置又はロボット制御装置等では多数の軸を高
速に制御するための複数のプロセッサを使用するマルチ
プロセッサシステムが採用されている。

このような制御装置で使用されるマルチプロセッサシス
テムでは、一般にシステム全体に対して数ｍｓ　（約８
ｍ５）毎に出力される基準信号（ＩＴＰ（補間）周期信
号）があり、この基準信号が出力される毎に各プロツセ
サはデータの転送処理を行っていた。

〔発明が解決しようとする課題〕

そのため基準信号発生から一定時間経過後、各プロセッ
サは一斉にグローバルバスをアクセスしていた。そのた
めグローバルバスの単位時間あたりの使用頻度にかたよ
りが生じ、結果としてグローバルバスをアクセスするた
めの待ち時間が増大し、システム全体の性能が低下して
しまうという問題が生じていた。

本発明はこのような点に鑑みてなされたものであり、各
プロセッサのグローバルバスの待ち時間を低減し、シス
テム全体の性能を向上したマルチプロセッサシステムの
データ伝送方式を提供することを目的とする。

〔課題を解決するための手段〕

本発明では上記課題を解決するために、マルチプロセッ
サシステム内の各プロセッサ間のデータ転送をグローバ
ルバスを介して行うマルチプロセッサシステムのデータ
転送方式において、前記プロセッサが前記グローバルバ
スを介して書き込みデータ及び読み出しデータを一時的
に記憶する記憶手段と、前記プロセッサ毎に異なった時
間が設定され、基準信号の発生から前記時間の経過を経
時するタイマと、前記タイマの所定時間経過後に前記グ
ローバルバスを前記プロセッサとは別個にアクセスし、
前記記憶手段に記憶されている前記書き込みデータ及び
読み出しデータをグローバルバスを介して転送処理する
転送処理手段とからなるデータ転送調整手段を前記プロ
セッサのそれぞれに設け、前記グローバルバスが前記プ
ロセッサ間で互いに異なるタイミングでアクセスされる
ように構成したことを特徴とするマルチプロセッサシス
テムのデータ転送方式が、提供される。

〔作用〕

プロセッサはグローバルバスを介して書き込みデータ及
び読み出しデータを別に設けられた記憶手段に一時的に
記憶する。基準信号の発生から所定時間の経過をはかる
タイマは各プロセッサ毎に異なった時間に設定される。

転送処理手段はタイマの所定時間経過後にグローバルバ
スをプロセッサとは別個にアクセスし、記憶手段に記憶
されているデータをグローバルバスを介して転送処理す
る。従って、それぞれのプロセッサはグローバルバスを
互いに異なるタイミングでアクセスすることができる。

また、グローバルバスへのアクセス処理は別の転送処理
手段が行うので、その間はプロセッサは別の処理を実行
することができる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例であるマルチプロセッサシス
テムの全体構成を示すブロック図である。

ここでは、マルチプロセッサシステムとして数′直制御
装置を例に説明する。

グローバルバス５にはプロセッサ・モジュール１．２及
び３が接続される。各プロセッサ・モジュールの構成は
同じなので、プロセッサ・モジュール１についてのみ説
明する。

プロセッサ・モジュール１はモジュール全体を制御する
マイクロプロセッサ１１を有する。マイクロプロセッサ
１１にはシステムプログラムを格納したＲＯＭ及び各種
データ等を格納するＲＡＭ等がローカルバスを介して接
続されるが、本実施例ではこれらのデバイスについては
省略する。

従来はマイクロプロセッサ１１はバス制御回路１５を介
してグローバルバス５を直接アクセスしていた。本実施
例ではマイクロプロセッサ１１はデータ転送調整回路１
６によってグローバルバス５をアクセスする。但し、マ
イクロプロセッサの処理内容によっては直接グローバル
バス５をアクセスすることもできる。

データ転送調整回路１６はタイマ１２と、ＲＡＭ１３と
、ＤＭＡコントローラ１４とで構成される。タイマ１２
はＩＴＰ　（補間）周期信号４ａを発生するＩＴＰ発生
回路４に接続される。タイマ１２はＩＴＰ　（補間）周
期信号４ａの入力に同期して所定時間の経過をはかり、
所定時間経過したことをＤＭＡコントローラ１４へ出カ
スる。

ＲＡＭ１３はマイクロプロセッサ１１の書込みデータ及
び読出しデータを一時的に記憶する。ＤＭＡコントロー
ラ１４はタイマ１２の所定時間経過出力１２ａを受は取
ったら、ＲＡＭ１３の書込みデータ及び読出しデータを
バス制御回路１５及びグローバルバス５を介して転送処
理を行う。

バス制御回路１５はグローバルバス５の使用権を確保す
るものであり、マイクロプロセッサ１１又はＤＭＡコン
トローラ１４の命令に従って動作する。即ち、バス制御
回路１５はグローバルバス５を使用しているときはバス
使用中信号、グローバルバス５を使用したいときはバス
要求信号を他のバス制御回路２５及び３５に出力し、他
のマイクロプロセッサ・モジュールがグローバルバス５
を使用しているときはバスビジー信号をマイクロプロセ
ッサ１１又はＤＭＡコントローラ１４に出力する。

次に、本実施例の動作を説明する。第２図は各プロセッ
サ・モジュールがグローバルバス５上有する状態のタイ
ムチャートを示す図である。

各プロセッサ１１．２１及び３１は、予めグローバルバ
ス５上のどの領域を読出すのかをＲＡＭ１３．２３、及
び３３上に格納し、同時にＩＴＰ発生回路４からのＩＴ
Ｐ周期信号４ａからどのくらいの時間経過後に、グロー
バルバス５に対してアクセスを行うかをタイマ１２．２
２及び３２にプログラミングする。タイマ１２には約Ｏ
ｍｓが、タイマ２３には約２ｍｓが、タイマ３２には約
４ｍｓがそれぞれプログラミングされる。

従って、ＩＴＰ周期信号４ａが出力された時点で、プロ
セッサ１１．２１及び３１は書込みデータをＲＡＭ１３
．２３及び３３に書き込む。タイマ１２はＯｍｓなので
、直ちにグローバルバス５の使用権を確保し、グローバ
ルバス５を介してデータの書込み及び読出し処理を実行
する。この書込み及び読出しは、プロセッサ１１がＲＡ
Ｍ１３に書き込んだデータをグローバルバス５に転送し
、またＲＡＭ１３に書かれである読み出すべき領域のデ
ータをグローバルバス５を介して読み取り、ＲＡＭ２３
に格納することによって行われる。

このようにしてプロセッサ・モジュール１のグローバル
バス５に対する全てのアクセスが終了した時点でＤ　Ｍ
　、Ａ、コントローラ１４はプロセッサ１１に対して転
送完了信号１４ａを出力する。この転送完了信号１４ａ
を受けた後、プロセッサ１１はＲＡＭＬ３からデータを
読み出す。

プロセッサ・モジュール２のＤＭＡコントローラ２４は
タイマ２２にプログラムされた時間、即ちＩＴＰ周期信
号４ａから２ｍｓ経過後にグローバルバス５の使用権を
確保し、プロセッサ・モジュール１と同様にしてデータ
の書込み及び読出しを実行する。また、プロセッサ・モ
ジュール３のＤＭＡコントローラ３４はＩＴＰ周期信号
４ａから４ｍｓ経過後にグローバルバス５の使用権を確
保し、プロセッサ・モジュール１と同様にしてデータの
書込み及び読出しを実行する。

以上、本実施例によれば、第２図から明らかなように各
プロセッサ・モジュール１．２及び３はアクセス競合す
ることなく、グローバルバス５を使用することができる
。また、一般にグローバルバス５に対するアクセスはロ
ーカルで行うものよりも時間がかかるため、各プロセッ
サ・モジュール内のプロセッサが直接グローバルバスを
アクセスする必要がなくなりブロツセサの平均外部バス
サイクルを短縮でき、プロセッサの性能を向上すること
ができる。

本実施例では、数値制御装置に適用した場合を説明した
が、ロボット制御装置にも同様に適用することができる
。

口発明の効果〕 以上説明したように本発明によれば、各ブロツセサ・モ
ジュール内のプロセッサのグローバルバス使用に際して
の待ち時間を著しく減少させることができるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例であるマルチプロセッサシス
テムを有する数値制御装置の全体構成を示すブロック図
、 第２図は各プロセッサ・モジュールがグローバルバスを
専有する状態のタイムチャートを示す図である。 １．２．３ １１．２１．３１ １２．２２．３２ １３．２３．３３ １４．２４．３４ １５．２５．３５ プロセッサ・モジュール ＩＴＰ発生回路 グローバルバス マイクロプロセッサ タイマ ＡＭ ＤＭＡコントローラ ・バス制御回路 ｌ　６． ２６、 データ転送調整回路 特許出願人　ファナック株式会社 代理人　　　弁理士　　服部毅巖

Claims (4)

【特許請求の範囲】
1. （１）マルチプロセッサシステム内の各プロセッサ間の
   データ転送をグローバルバスを介して行うマルチプロセ
   ッサシステムのデータ転送方式において、 前記プロセッサが前記グローバルバスを介して書き込み
   データ及び読み出しデータを一時的に記憶する記憶手段
   と、 前記プロセッサ毎に異なった時間が設定され、基準信号
   の発生から前記時間の経過を経時するタイマと、 前記タイマの所定時間経過後に前記グローバルバスを前
   記プロセッサとは別個にアクセスし、前記記憶手段に記
   憶されている前記書き込みデータ及び読み出しデータを
   グローバルバスを介して転送処理する転送処理手段とか
   らなるデータ転送調整手段を前記プロセッサのそれぞれ
   に設け、前記グローバルバスが前記プロセッサ間で互い
   に異なるタイミングでアクセスされるように構成したこ
   とを特徴とするマルチプロセッサシステムのデータ転送
   方式。
2. （２）前記マルチプロセッサシステムは数値制御装置又
   はロボット制御装置であることを特徴とする特許請求の
   範囲第１項記載のマルチプロセッサシステムのデータ転
   送方式。
3. （３）前記転送処理手段はＤＭＡコントローラであるこ
   とを特徴とする特許請求の範囲第１項記載のマルチプロ
   セッサシステムのデータ転送方式。
4. （４）前記基準信号はＩＴＰ（補間）周期信号であるこ
   とを特徴とする特許請求の範囲第１項記載のマルチプロ
   セッサシステムのデータ転送方式。