JPH02284429A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置に適用して有効な技術に関するもの
で、例えば、エミッタ拡散層、ベース拡散層を共に多結
晶シリコンでそれぞれ引き出すようにしたバイポーラト
ランジスタと、絶縁膜を上下部電極により挾むようにし
て構成されたキャパシタとを含む半導体装置に利用して
有効な技術に関するものである。

［従来の技術］ 半導体装置の高集積化、高速化を図るへく、近年におい
ては、該半導体装置にエミッタとベースとの分離を自己
整合的に行なうようにしたバイポーラトランジスタが良
く採用されている。このバイポーラトランジスタは、エ
ミッタ拡散層、ベース拡散層を共に不純物の導入された
多結晶シリコンでそれぞれ引き出すよう構成されており
、該半導体装置には回路を形成すべく他にキャパシタ等
が備えられている。このキャパシタとしては、基板表面
に形成される拡散層を下部電極とし、この拡散層上に絶
縁膜、上部電極を順次積層したものや、上記バイポーラ
トランジスタのエミッタ部多結晶シリコンを下部電極と
し、この上に絶縁膜、上部電極を順次積層したもの等が
知られている。

［発明が解決しようとする課題］ しかしながら、上記バイポーラトランジスタとキャパシ
タとを備える半導体装置においては以下の問題点がある
。

すなわち、基板表面に形成される拡散層を下部電極とし
、この拡散層上に絶縁膜、上部電極を順次積層したキャ
パシタを備える半導体装置においては、このキャパシタ
の拡散層を、電気的導通を遮断するために他の回路素子
（トランジスタ、キャパシタ、抵抗等）の拡散層に対し
である一定距離、離さなければならず、高集積化を図り
にくいという問題点がある。

また、バイポーラトランジスタのエミッタ部多結晶シリ
コンを下部電極とし、この上に絶縁膜、上部電極を順次
積層したキャパシタを備える半導体装置においては、上
記高集積化を図るという点は解消されるが、エミッタ部
多結晶シリコン上方に上部電極を形成する工程が追加さ
れるため、工程が煩雑になるという問題点がある。

ここで、上記キャパシタ構造を、ＭＯＳトランジスタの
ＤＲＡＭとして採用されている５ＴＣ（スタックド　キ
ャパシターセル）構造とすることも考えられるが、該Ｓ
ＴＣ構造は、半導体基板上方に、絶縁膜を上下部電極に
より挾むようにしたキャパシタが形成され、このキャパ
シタの下部電極と基板表面に形成される比較的小さな拡
散層とをコンタクトするよう構成されるものなので、上
記拡散層、絶縁膜、上部電極の順で積層したキャパシタ
に比べて拡散層が小さい分高集積化は図れるが、依然と
して高集積化の問題は残っており、しかもキャパシタの
下部電極に導入される不純物が、ベース引出し多結晶シ
リコンに導入されるそ一 れに対して逆導電型となるために、下部電極とベース引
出し多結晶シリコンとを同じ工程で形成できず、工程が
煩雑となるという問題点があり好ましくない。

本発明は係る問題点に鑑みなされたものであって、集積
度向上が図られ、しかも簡易に製造できる半導体装置を
提供することを目的としている。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、エミッタ拡散層、ベース拡散層を共に多結晶
シリコンでそれぞれ引き出すようにしたバイポーラ１ヘ
ランジスタと、絶縁膜を上下部電極により挾むようにし
て構成されたキャパシタとを含む半導体装置の、前記キ
ャパシタをフィールド酸化膜上に配置すると共に、この
キャパシタの下部電極を、前記バイポーラトランジスタ
のベース引出し多結晶シリコンと同じ多結晶シリコンで
形成し、該キャパシタの上部電極を、前記バイポーラト
ランジスタのエミッタ部多結晶シリコンと同一 じ多結晶シリコンで形成したものである。

［作用］ 上記した手段によれば、キャパシタをフィールド酸化膜
上に配置すると共に、このキャパシタの下部電極を、前
記バイポーラトランジスタのベース引出し多結晶シリコ
ンと同じ多結晶シリコンで形成し、該キャパシタの上部
電極を、前記バイポーラトランジスタのエミッタ部多結
晶シリコンと同じ多結晶シリコンで形成したので、該キ
ャパシタと基板表面に形成される他の回路素子の拡散層
との間の電気的導通の遮断を全く考慮する必要がないと
いう作用により、該キャパシタをフィールド酸化膜上の
任意の位置に配置できるようになり、しかもベース引出
し多結晶シリコンとキャパシタの下部電極とを、エミッ
タ部多結晶シリコンとキャパシタの上部電極とをそれぞ
れ同じ工程で形成できるという作用により、工程が簡略
化されるようになり、集積度の向上を図ると共に簡易に
製造するという上記目的が達成されることになる。

［実施例］ 以下、本発明の実施例を図面を参照しながら説明する。

第１図には本発明に係る半導体装置の実施例が示されて
いる。その概要を説明すれば次のとおりである。

この実施例の半導体装置は、所謂５ＥＰＴ　（セレクテ
ィブエッチングオブポリシリコンテクノロジー）型トラ
ンジスタとキャパシタ２１とを備える半導体装置であっ
て、この半導体装置では、５ＥＰＴ型トランジスタはＮ
ＰＮ型トランジスタであり、そのエミッタ拡散層１５、
ベース拡散層（グラフトベース）９を共に多結晶シリコ
ン１６ａ、ｌｌａでそれぞれ引き出すよう構成されてお
り、すなわちそのエミッタとベースとの分離が自己整合
的になされるよう構成されており、キャパシタ２１は絶
縁膜１３ａを上下部電極１６ｂ、１１ｂにより挾むよう
にして構成されている。そして、この実施例にあっては
、キャパシタ２１はフィールド酸化膜４上に配置されて
おり、このキャパシタ２１の下部電極１１ｂは、ベース
引出し多結晶シリコンｌｌａと同し多結晶シリコンで形
成され、該キャパシタ２１の上部電極１６ｂは、エミッ
タ部多結晶シリコン１６ａと同じ多結晶シリコンで形成
されている。

従って、キャパシタ２１と基板１表面に形成される他の
回路素子の拡散層との間の電気的導通の遮断を全く考慮
する必要がなく、しかもベース弓出し多結晶シリコンｌ
ｌａとキャパシタ２１の下部電極１１ｂとを、エミッタ
部多結晶シリコン１６ａとキャパシタ２１の上部電極１
６ｂとをそれぞれ同じ工程で形成し得るようになってい
るので、キャパシタ２１をフィールド酸化膜４上の任意
の位置に配置できるようになり、集積度の向上が図られ
るようになると共に、工程が簡略化されるようになり、
簡易に製造することが可能となっている。

そして、この実施例にあっては該半導体装置は、トラン
ジスタやキャパシタから構成されるＮＴＬ型回路を構成
している。

なお、同図における符号２は埋込層を、３は工ピタキシ
ャル成長したウェル領域を、ｌｌｃは下部電極１１ｂ、
ベース引出し多結晶シリコン１１ａと同じ多結晶シリコ
ンで形成され、ベース電極の形成されないベース引出し
多結晶シリコンを、１２はエミッタ、ベース分離用絶縁
膜を、１３はキャパシタ用絶縁膜１３ａを形成する際の
１（！１ｍ膜を、１４は真性ベース拡散層を、１７はパ
ッシベーション膜を、１８ａ、１８ｂ、１８ｃはエミッ
タ、電極、ベース電極、キャパシタ用電極をそれぞれ示
している。

次に、第２図（ａ）〜（ｉ）に基づいて上記実施例の半
導体装置の製造方法の一例を説明すれば下記のとおりで
ある。

先ず、Ｐ−型シリコン基板１の５ＥＰＴ型トランジスタ
の底部となる領域にＮ＋型埋込層２を形成し、Ｐ−型シ
リコン基板１全面にＮ型エピタキシャル層を成長させ、
シート抵抗調整を行うべく不純物の導入を行ってＮ−ウ
ェル領域を形成し、素子分離を行なうべくフォトエツチ
ングにより不活性領域のエピタキシャル層を除去する。

次いで不活性領域に厚いフィールド絶縁膜４を形成し、
表面酸化を行なってＮ″′ウェル領域３上にＳ　ｉ　Ｏ
２膜５を形成したら、全面にティ１〜ライト膜６、多結
晶シリコン７、ＳｊＯ□膜８を被覆し、その後フォトレ
ジスト２０をＮ−ウェル領域３上方の所定位置（中央部
）に配置し、これをマスクにしてＰ型不純物として、例
えばボロンを全面にイオン打込みし、第２図（ａ）に示
される状態とする。

なお、第２図（ａ）以降において示される図中の点は導
入された不純物を示している。

次に、フォトレジス１〜２０をマスクとしてＳｉＯ２膜
８をエツチングし、フォトレジスト２０によりマスクさ
れてないＳｉＯ２膜を除去すると共に、フォトレジスト
２０下のＳｉＯ２膜を内方に後退させて５ｉｎ２膜８ａ
が残るようにし、その後該フォトレジスト２０を除去し
て、第２図（ｂ）に示される状態とする。

次に、不純物（ボロン）の導入されていない多結晶シリ
コン（以下ノンドープ多結晶シリコンと記す）部分のみ
を選択的にエツチングする周知のヒドラジンと称される
エツチング液を用い、ＳｉＯ２膜８ａをマスクとしてエ
ツチングを行ない、該ＳｉＯ□膜８ａでマスクされてい
ないノンドープ多結晶シリコン部分を除去し、その後上
記Ｓｉ○２膜８ａを除去して、第２図（ｃ）に示される
状態とする。ここで、除去されたＳｉ○２膜８ａ下には
ノンドープ多結晶シリコン部分７ａが残っている。

次に、ノンドープ多結晶シリコン部分７ａ及び不純物（
ボロン）の導入された多結晶シリコン（以下ドープ多結
晶シリコンと記す）７をマスクにしてナイトライド膜６
を除去し、次いで上記ヒドラジンと称されるエツチング
液を用いてノンドブ多結晶シリコン部分７ａをエツチン
グし、その後ノンドープ多結晶シリコン部分７ａ下に残
されているナイトライド膜及びドープ多結晶シリコン７
をマスクにしてＳｉ○２膜５をウェットエツチングして
、第２図（ｄ）に示される状態とする。

次に、再度Ｐ型不純物として、例えばボロンを全面にイ
オン打込みし、ドープ多結晶シリコン７のＰ型不純物濃
度を高くすると共に、残されているティ１〜ライト膜に
覆われていないＮ−ウェル領域３表面にＰ＋型グラフ１
〜ベース９，９を形成し、その後全面に多結晶シリコン
ＩＱを堆積する。次いで、熱処理を行なってドープ多結
晶シリコン７及びＰ＋型グラフトベース９，９のＰ型不
純物を多結晶シリコン１０側に拡散させ、第２図（ｅ）
に示される状態とする。この拡散工程によれば、多結晶
シリコン１０の平坦部にはＰ型不純物が充分に拡散され
るが、多結晶シリコン１０の素子領域上方に残されてい
るナイトライド膜上方の部分まではＰ型不純物はほとん
ど拡散されない。

次に、上記多結晶シリコン１０のノンドープ部分を、上
記ヒドラジンと称されるエツチング装置を用いてエツチ
ングし、次いでこのエツチングにより表面に露出される
ナイトライド膜を除去し、第２図（ｆ）に示される状態
とする。なお、上記ドープ多結晶シリコン７とこの−に
に形成されるドープ多結晶シリコン１０とを分離して描
くと図が煩雑となるために、第２図（ｆ）以降において
は、上記ドープ多結晶シリコン７．１０を一緒にしてド
ープ多結晶シリコン１１として描いている。

次に、上記Ｐ型ドープ多結晶シリコン１１を一枚のマス
クを用いてパターニングし、キャパシタ２１の下部電極
１１．、ｂ、５ＥＰＴ型トランジスタのベース引出し多
結晶シリコンｌｌａ及びベース電極の形成されないベー
ス引出し多結晶シリコン１１ｃを同時に形成して、第２
図（ｇ）に示される状態とする。

次に、ベース引出し多結晶シリコンｌｌａ、１１ｃの部
分酸化プロセスにより、エミッタ拡散層１５が形成され
ることになる部位以外の部位の上面にエミッタ、ベース
分離用Ｎ縁膜１２を形成し、次いでこのエミッタ、ベー
ス分離用絶縁膜１２の下部電極１１ｂ上部分を開口し、
その後全面に絶縁膜１３を形成して、第２図（ｈ）に示
される状態とする。

次に、上記絶縁膜１３のエミッタ部多結晶シリコン１６
ａが形成されることになる部位を除去し、次いでこの絶
縁膜の除去により露出するＳｉｎ。

膜５をエツチングしＮ−ウェル領域３が露出したら、全
面に多結晶シリコンを堆積させる。そして、Ｐ型不純物
として、例えばボロンを全面に打ち込み熱拡散を行なっ
てＮ″′ウェル領域３内にＰ−真性ベース拡散層１４を
形成し、次いでＮ型不純物として、例えばヒ素を全面に
打ち込み熱拡散を行なってＮ−ウェル領域３表面にＮ＋
エミッタ拡散層１５を形成する。この不純物の導入、熱
拡散により、上記全面に堆積されている多結晶シリコン
はＮ型となる。その後、このＮ型ドープ多結晶シリコン
を一枚のマスクを用いてパターニングし、キャパシタ２
１を構成するキャパシタ用絶縁膜１３ａ上の上部電極１
６ｂ、５ＥＰＴ型１−ランジスタのエミッタ電極用多結
晶シリコン１６ａを同時に形成して、第２図（ｉ）に示
される状態とする。

次に、全面に保護膜としてのパッシベーション膜１７を
堆積し、次いで、コンタクト穴を開口してエミッタ電極
１８ａ、ベース電極１８ｂ、キャパシタ用電極１８ｃを
それぞれ形成すると第１図に示される半導体装置が得ら
れる。

このように、上記実施例の半導体装置においては、キャ
パシタ２１の下部電極１１ｂをベース引出し多結晶シリ
コン１　］、　ａと同じ多結晶シリコンで形成し、該キ
ャパシタ２１の上部電極１６ｂをエミッタ部多結晶シリ
コン１６ａと同じ多結晶シリコンで形成するようにして
いるので、上述の如く、下部電極１１ｂとベース引出し
多結晶シリコンｌｌａとを、上部電極１６ｂとエミッタ
部多結晶シリコン１６ａとをそれぞれ同一工程で形成で
きるようになっており、工程の簡略化が図られている。

因に、上記プロセスにおいては、キャパシタ用１Ｍ！Ａ
縁膜１３ａを形成すべく絶縁膜１３をエミッタ、ペニス
分離用絶縁膜１２の全面に形成するようにしているが、
下部電極（多結晶シリコン）１１ｂの露出部位の酸化や
窒化により、該キャパシタ用絶縁膜１３ａを形成するこ
とも可能である。この場合には、その後における絶縁膜
１３のエミッタ部多結晶シリコン１．６　ａが形成され
ることになる部位の除去プロセスがいらなくなるので、
さらに工程の簡略化が図られる。

なお、第１図及び第２図（ｇ）〜（１）においては、図
が煩雑になるのを避けるためにナイトライド膜６は省略
されている。

このように構成される半導体装置によれば次のような効
果を得ることができる。

すなわち、キャパシタ２１をフィールド酸化膜４上に配
置すると共に、このキャパシタ２１の下部電極１１ｂを
、バイポーラ１−ランジスタのベース引出し多結晶シリ
コンｌｌａと同じ多結晶シリコンで形成し、該キャパシ
タ２１の上部電極１６ｂを、バイポーラトランジスタの
エミッタ部多結晶シリコン１６ａと同じ多結晶シリコン
で形成したので、該キャパシタ２１と基板１表面に形成
される他の回路素子の拡散層との間の電気的導通の遮断
を考慮する必要が全くないという作用により、該キャパ
シタ２１をフィールド酸化膜４上の任意の位置に配置で
きるようになり、しかもベース引出し多結晶シリコンｌ
ｌａとキャパシタ２１の下部電極１１ｂとを、エミッタ
部多結晶シリコン１６ａとキャパシタ２１の上部電極１
６ｂとをそれぞれ同じ工程で形成できるという作用によ
り、工程が簡略化されるようになり、集積度の向上が図
られ、しかも簡易に製造できるようになる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例の半導体装置はＮＴＬ型回路を構成
しているが、キャパシタを必要とするＶＴＬ、ＳＰＬ型
回路等を構成する半導体装置に対しても適用可能である
。

なお、上記実施例おいては、エミッタ拡散層１５、ベー
ス拡散Ｍ９を共に不純物の導入された多結晶シリコン１
６ａ、ｌｌａでそれぞれ引き出すようにした５ＥＰＴ型
トランジスタに対する適用例だけが述べられているが、
本実施例は、ＧＳＴ（ゲートセルファラインテクノロジ
ー）技術を用いたトランジスタや５ＩＣＯ８（サイドウ
第ルベースコンタクトス１〜ラクチャー）型１−ランジ
スタに対しても同様に適用可能であり、要は、エミッタ
拡散層、ベース拡散層を共に不純物の導入された多結晶
シリコンでそれぞれ引き出すようにした、すなわちエミ
ッタとベースとの分ｉｔを自己整合的に行なうようにし
たバイポーラトランジスタ全てに対して適用可能である
。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、エミッタ拡散層、ベース拡散層を共に多結晶
シリコンでそれぞれ引き出すようにしたバイポーラトラ
ンジスタと、絶縁膜を上下部電極により挾むようにして
構成されたキャパシタとを含む半導体装置において、キ
ャパシタをフィールド酸化膜上に配置すると共に、この
キャパシタ゛の下部電極を、前記バイポーラ１〜ランジ
スタのベース引出し多結晶シリコンと同じ多結晶シリコ
ンで形成し、該キャパシタの上部電極を、前記パイポ−
ラトランジスタのエミッタ部多結晶シリコンと同じ多結
晶シリコンで形成したので、該キャパシタと基板表面に
形成される他の回路素子の拡散層との間の電気的導通の
遮断を全く考慮する必要がなくなると共に、ベース引出
し多結晶シリコンとキャパシタの下部電極とを、エミッ
タ部多結晶シリコンとキャパシタの上部電極とをそれぞ
れ同じ工程で形成できるようになる。その結果、キャパ
シタをフィールド酸化膜上の任意の位置に配置できるよ
うになり、集積度の向上が図られるようになると共に、
工程が簡略化されるようになり、簡易に製造することが
可能となる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の実施例の縦断面図。 第２図（、）〜（ｉ）は実施例の半導体装置の製造方法
を示す各工程図である。 ４・・・・フィールド酸化膜、９・・・・ベース拡散層
、１１ａ・・・・ベース引出し多結晶シリコン、１１ｂ
・・・・下部電極、１３ａ・・・・絶縁膜、１５・・・
・エミッタ拡散層、 １６ａ・・・・エミッタ部多結晶 シリコン、１６ｂ・・・・上部電極、 ２１・・・・キャ パシタ。 許

Claims (1)

1. 【特許請求の範囲】 １、エミッタ拡散層、ベース拡散層を共に多結晶シリコ
   ンでそれぞれ引き出すようにしたバイポーラトランジス
   タと、絶縁膜を上下部電極により挾むようにして構成さ
   れたキャパシタとを含む半導体装置において、前記キャ
   パシタをフィールド酸化膜上に配置すると共に、このキ
   ャパシタの下部電極を、前記バイポーラトランジスタの
   ベース引出し多結晶シリコンと同じ多結晶シリコンで形
   成し、該キャパシタの上部電極を、前記バイポーラトラ
   ンジスタのエミッタ部多結晶シリコンと同じ多結晶シリ
   コンで形成したことを特徴とする半導体装置。 ２、前記バイポーラトランジスタは、エミッタとベース
   との分離が自己整合的になされた自己整合型トランジス
   タであることを特徴とする特許請求の範囲第１項記載の
   半導体装置。 ３、前記半導体装置は、ＮＴＬまたはＶＴＬ若しくはＳ
   ＰＬ型回路を構成していることを特徴とする特許請求の
   範囲第１項または第２項記載の半導体装置。