JPH02288726A - リセット信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、各種電子機器に用いられるマイクロコンピュ
ータ（以下、単にマイコンという。）のリセット信号発
生回路に関する。

（従来の技術） 従来より、マイコンを備えた各種電子機器には、マイコ
ンの初期設定を行うためのりセント信号発生回路が設け
られている。

このようなリセット信号発生回路として、本発明者は、
第２図に示す回路構成のものをこの出１９４１に先立っ
て提案している。

同図において、電源電圧（’ｖａｎ）を入力するための
入力端子１は、マイコン２の電源端子２１に接続される
と共に、第１のスイッチングトランジスタＱ、のエミッ
タに接続されている。また、入力端子１とアースとの間
には、電源のバックアップ用としての電界コンデンサＣ
Ｉが接続されている。

第１のスイッチングトランジスタＱ、のベースには、一
端がアースに接地された時定数回路（抵抗Ｒ１及び積分
用コンデンサＣ２からなる）３の他端が接続されており
、またベースとエミッタ間には、抵抗Ｒ２が接続されて
いる。そして、この第１のスイッチングトランジスタＱ
１のコレクタは、抵抗Ｒ１を介することにより、エミッ
タがアースに接地された第２のスイッチングトランジス
タＱ、のベースに接続されており、この第２のスイッチ
ングトランジスタＱｔのコレクタは、前記マイコン２の
リセット端子２２に接続されると共に、抵抗Ｒ４を介す
ることにより前記入力端子１に接続されている。また、
第２のスイッチングトランジスタＱ２のベースとエミッ
タ間には、抵抗Ｒ１が接続されている。

このように構成されたリセット信号発生回路の動作を、
第３図の信号波形図を参照して以下説明する。

図示しない電源スィッチをオンすることにより電源を投
入すると、入力端子１よりマイコン２の電源端子２１に
電源電圧（Ｖ　ｎｏ）が印加される。

このとき、電源電圧（Ｖ、）は時定数回路３の積分コン
デンサｃｇに充電されることから、マイコン２の電源端
子２１には、電源電圧（ｖｏ）が印加された時刻１．か
ら徐々に立ち上がり、時刻ｔ。

において正規の電源電圧（ｖ　ａｎ）となる電圧が印加
されることになる。

また、印加された電源電圧（ｖ　ａｎ）は、ＶＩＩｎ＞
Ｖｍｔ＋（第１のスイッチングトランジスタＱ１のベー
ス・エミッタ間電圧）であることから、積分コンデンサ
Ｃ２は、電源電圧（Ｖ　ｏｎ）が印加された時刻１．か
ら抵抗Ｒｚ、Ｒ＋を介して充電され、その充電電位が■
。。−Ｖｌ！、となる時刻ｔ４まで充電されることにな
る〔第３図（ｂｌ参照〕。そして、第１のスイッチング
トランジスタＱ、は、この時刻ｔ、から時刻ｔ４までの
期間Ｔ、の間導通することから、この第１のスイッチン
グトランジスタＱ、が導通している間（期間ＴＩ　）　
、第２のスイッチングトランジスタＱ！のベースにも電
源電圧（ｖ　ｏｆ１）が供給される。この結果、第２の
スイッチングトランジスタＱｔのベース電圧がＶＩＥ！
に達する時刻ｔ２において、第２のスイッチングトラン
ジスタＱｔもオン状態となる。

このため、期間Ｔ、の間、リセット端子２２に印加され
るべき電源電圧（ｖｏ）は、第２のスイッチングトラン
ジスタＱ：を介してアースに導かれることから、この期
間Ｔ、の間、リセット端子２２には電源電圧は印加され
ず、該リセット端子２２はｒＬＪレベルを維持すること
になる。そして、積分コンデンサＣ８の充電が終了する
時刻ｔ４において、第１のスイッチングトランジスタＱ
。

がオフ状態となることから、第２のスイッチングトラン
ジスタＱ２もオフ状態となる。この結果、期間Ｔ１経過
後の時刻ｔ４において、電源電圧（Ｖ　ｏｎ）がリセッ
ト信号としてリセット端子２２に供給され、このリセッ
ト信号に基いて、マイコン２の初期設定が行われる。

すなわち、このような回路構成とすることにより、マイ
コン２に電源電圧が印加されてから、マイコン２のリセ
ット端子２２にリセット信号が入力されるまでの期間Ｔ
’＋の間に、チャタリングや電源電圧の乱れ等を生じて
も、第１のスイッチングトランジスタＱ、はオン状態を
維持することから、第２のスイッチングトランジスタＱ
！がオフすることはない、つまり、チャタリングや電源
電圧の乱れ等の影響によってリセットが複数回かかると
いった不具合を防止している。

（発明が解決しようとする課Ｒ） しかしながら、上記した構成のリセット信号発生回路で
は、電源投入後、リセット信号がマイコン２のリセット
端子２２に供給されるまでの期間Ｔ＋の間においては、
上記不具合を確実に防止しているものの、リセット動作
終了後に何らかの原因で、マイコン２の電源端子２１に
印加される電源電圧が第１のスイッチングトランジスタ
Ｑ、のベース・エミッタ間電圧（ＶＢ□）以上上昇した
ときには、第１のスイッチングトランジスタＱ。

が再びオン状態となり、この結果第２のスイッチングト
ランジスタＱ２もオン状態となって、２回目のリセット
がかかってしまうといった問題があった。

本発明は係る実情に鑑みてなされたもので、その目的は
、リセット動作終了後に何らかの原因で、マイコンの電
源端子に印加される電源電圧が第１のスイッチングトラ
ンジスタのベース・エミッタ間電圧以上上昇した場合で
も、マイコンにリセットがかからないようにしたリセッ
ト信号発生回路を提供することにある。

（課題を解決するための手段） 上記課題を解決するため、本発明は、少なくとも電源端
子とリセット端子とを有するマイクロコンピュータと、
前記電源端子に一端が接続されると共に、他端がアース
に接地された時定数回路と、エミッタが前記電源端子に
接続されると共に、ベースが前記時定数回路の一端に接
続された第１のスイッチングトランジスタと、ベースが
前記第１のスイッチングトランジスタのコレクタに接続
されると共に、エミッタがアースに接地され、かつコレ
クタが前記電源端子及び前記リセット端子に接続された
第２のスイッチングトランジスタとからなるリセット信
号発生回路において、前記マイクロコンピュータの電源
端子への供給電圧が前記第１のスイッチングトランジス
タのベース・エミッタ間電圧以上上昇したとき、オフか
らオンに切り換わる第３のスイッチングトランジスタを
備え、該第３のスイッチングトランジスタを介すること
により、前記第１のスイッチングトランジスタのコレク
タがアースに接地されたものである。

（作用） マイコンの電源端子への供給電圧が第１のスイッチング
トランジスタのベース・エミッタ間電圧（Ｖ！ｌ！＋　
）以上上昇したとき、オフからオンに切り換わる第３の
スイッチングトランジスタを設け、この第３のスイッチ
ングトランジスタを介して、前記第１のスイッチングト
ランジスタのコレクタをアースに接地する。これにより
、マイコンの電源端子への供給電圧がＶ　ＨＥ　１以上
上昇したときには、第１のスイッチングトランジスタが
オンになると共に、第３のスイッチングトランジスタも
オンとなって、第１のスイッチングトランジスタに導か
れた電源電圧がアースに導かれる。この結果、第２のス
イッチングトランジスタのベースには電流が流れないこ
とから、第２のスイッチングトランジスタはオフ状態を
維持し、マイコンのリセット端子に、リセット信号とし
て電源電圧が供給されることはない。

（実施例） 以下、本発明の一実施例を図面を参照して説明する。

第１図は、本発明のリセット信号発生回路の電気的構成
を示すブロック線図である。

同図において、本発明のりセント信号発生回路は、第２
図に示した従来のリセット信号発生回路に、第３のスイ
ッチングトランジスタＱ３　、抵抗ＲＩＩ＋　Ｒｌｉ　
　Ｒ＋ｓ及び電界コンデンサＣ３を追加したものである
。

すなわち、第１のスイッチングトランジスタＱ１のコレ
クタに、エミッタがアースに接地された第３のスイッチ
ングトランジスタＱ３のコレクタが接続されており、第
３のスイッチングトランジスタＱ３のベースには、一端
がアースに接続された抵抗Ｒ１１の一端と、抵抗Ｒ１□
の一端とが接続されている。また、抵抗Ｒ１２の他端に
は、一端がアースに接地された電界コンデンサＣ１の他
端と、−端がマイコン２の電源端子２１に接続された抵
抗Ｒ１３の他端とが接続された構成となっている。

そして、第３のスイッチングトランジスタＱ３がオンと
なるＶＤＤ電圧を、Ｅ＋Ｖｍｔ＋　　（ただし、Ｅ：通
常時の電源電圧、■。３　：第３のスイッチングトラン
ジスタＱ３のベース・エミッタ間電圧）となるように、
各抵抗ＲＩｌ＋　Ｒ１！＋　ＲＩ３の値を設定する。ま
た、電界コンデンサＣ３は、第３のスイッチングトラン
ジスタＱ３がオンからオフになったとき、該電界コンデ
ンサＣ１及び抵抗Ｒ１ｌ　＋ＲＩ！によって時定数を持
たせることにより、第３のスイッチングトランジスタＱ
、のオン時間を長く維持するように動作するものである
。

これにより、リセット動作終了後に何らかの原因で、マ
イコン２の電源端子２１に印加される電源電圧が第１の
スイッチングトランジスタＱ、のベース・エミッタ間電
圧Ｖ□１以上上昇したときには、第１のスイッチングト
ランジスタＱ、がオンになると共に、第３のスイッチン
グトランジスタＱ、もオンとなって、第１のスイッチン
グトランジスタＱ、に導かれた電源電圧がアースに導か
れることになる。この結果、第２のスイッチングトラン
ジスタＱ２のベースには電流が流れないことから、第２
のスイッチングトランジスタＱ２はオフ状態を維持し、
マイコン２のリセット端子２２に、リセット信号として
電源電圧が供給されることはない。すなわち、リセット
動作終了後に何らかの原因で、マイコン２の電源端子２
１に印加される電源電圧が第１のスイッチングトランジ
スタＱ１のベース・エミンタ間電圧Ｖ□１以上上昇した
場合でも、マイコン２に誤ってリセットがががるといっ
たことがない。しかも、従来のリセット回路に比べて大
幅な部品点数の増加もなく、簡単な回路構成で実現でき
るものである。

（発明の効果） 本発明のリセット信号発生回路は、マイコンの電源端子
への供給電圧が第１のスイッチングトランジスタのベー
ス・エミッタ間電圧以上上昇したときには、第３のスイ
ッチングトランジスタを介して、第１のスイッチングト
ランジスタのコレクタをアースに導く構成としたので、
リセット動作終了後に何らかの原因で、マイコンの電源
端子に印加される電源電圧が第１のスイッチングトラン
ジスタのベース・エミッタ間電圧以上上昇した場合でも
、マイコンに誤ってリセットがかかるといった不具合を
確実に防止できる。

【図面の簡単な説明】

第１図は本発明のリセット信号発生回路の電気的構成を
示すブロック線図、第２図は従来のリセット信号発生回
路の電気的構成を示すブロック線図、第３図は第２図に
示す回路の各部の信号波形図である。 １・・・入力端子 ２・・・マイクロコンピュータ ２１・・・電源端子 ２２・・・リセット端子 ３・・・時定数回路 Ｑｌ・・・第１のスイッチングトランジスタＱ２・・・
第２のスイッチングトランジスタＱ３・・・第３のスイ
ッチングトランジスタＩ１１園 Ｌ−−一申−―−−−−−鐵−―――−一一−−〜」第
２図 ｖＪ３図

Claims (1)

1. 【特許請求の範囲】 １）少なくとも電源端子とリセット端子とを有するマイ
   クロコンピュータと、前記電源端子に一端が接続される
   と共に、他端がアースに接地された時定数回路と、エミ
   ッタが前記電源端子に接続されると共に、ベースが前記
   時定数回路の一端に接続された第１のスイッチングトラ
   ンジスタと、ベースが前記第１のスイッチングトランジ
   スタのコレクタに接続されると共に、エミッタがアース
   に接地され、かつコレクタが前記電源端子及び前記リセ
   ット端子に接続された第２のスイッチングトランジスタ
   とからなるリセット信号発生回路において、 前記マイクロコンピュータの電源端子への 供給電圧が前記第１のスイッチングトランジスタのベー
   ス・エミッタ間電圧以上上昇したとき、オフからオンに
   切り換わる第３のスイッチングトランジスタを備え、 該第３のスイッチングトランジスタを介す ることにより、前記第１のスイッチングトランジスタの
   コレクタがアースに接地されたことを特徴とするリセッ
   ト信号発生回路。