JPH02295135A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02295135A JPH02295135A JP1115134A JP11513489A JPH02295135A JP H02295135 A JPH02295135 A JP H02295135A JP 1115134 A JP1115134 A JP 1115134A JP 11513489 A JP11513489 A JP 11513489A JP H02295135 A JPH02295135 A JP H02295135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- inp
- type
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＩｎＰ系化合物半導体材料を用いた高電子移動度トラン
ジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎｍｏｂｉｌｉｔ
ｙ ｔｒａｎｓｉｓｔｏｒ：［｛ＥＭＴ）で構成され
る半導体装置の改良に関し、同一の半絶縁性１ｎＰ基板
上にＥ／Ｄ型ＨＥＭＴを制御性良く形成する為の構造を
提供することを目的とし、 ＩｎＰ基板上に順に形成されたＩｎＧａＡｓがらなるチ
ャネル層及びＩｎＡＪＡｓがらなる第一のキャリヤ供給
層及びＩｎＰがらなる第一のエノチング停止層及びＩ
ｎＡ７！Ａｓがらなるエンハンスメント／デプレッショ
ン間差電圧生成層及び同じ（ ＩｎＰからなる第二のエ
ッチング停止層及びＩ ｎＧａＡｓからなるコンタクト
層と、デプレッション型トランジスタ部分のゲート電極
形成領域に於いて表面から前記エンハンスメント／デプ
レッション間差電圧生成層表面まで貫通する開口と、エ
ンハンスメント型トランジスタ部分のゲート電極形成領
域に於いて表面から前記キャリヤ供給層表面まで貫通す
る開口と、前記デプレッション型トランジスタ部分に於
ける開口内に表出された前記エンハンスメント／デプレ
ッシゴン型差！ 圧生成層表面にショットキ・コンタク
トするゲート電極と、前記エンハンスメント型トランジ
スタ部分に於ける開口内に表出された前記キャリヤ供給
層表面にショットキ・コンタクトするゲート電極とを備
えるよう構成する。
ジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎｍｏｂｉｌｉｔ
ｙ ｔｒａｎｓｉｓｔｏｒ：［｛ＥＭＴ）で構成され
る半導体装置の改良に関し、同一の半絶縁性１ｎＰ基板
上にＥ／Ｄ型ＨＥＭＴを制御性良く形成する為の構造を
提供することを目的とし、 ＩｎＰ基板上に順に形成されたＩｎＧａＡｓがらなるチ
ャネル層及びＩｎＡＪＡｓがらなる第一のキャリヤ供給
層及びＩｎＰがらなる第一のエノチング停止層及びＩ
ｎＡ７！Ａｓがらなるエンハンスメント／デプレッショ
ン間差電圧生成層及び同じ（ ＩｎＰからなる第二のエ
ッチング停止層及びＩ ｎＧａＡｓからなるコンタクト
層と、デプレッション型トランジスタ部分のゲート電極
形成領域に於いて表面から前記エンハンスメント／デプ
レッション間差電圧生成層表面まで貫通する開口と、エ
ンハンスメント型トランジスタ部分のゲート電極形成領
域に於いて表面から前記キャリヤ供給層表面まで貫通す
る開口と、前記デプレッション型トランジスタ部分に於
ける開口内に表出された前記エンハンスメント／デプレ
ッシゴン型差！ 圧生成層表面にショットキ・コンタク
トするゲート電極と、前記エンハンスメント型トランジ
スタ部分に於ける開口内に表出された前記キャリヤ供給
層表面にショットキ・コンタクトするゲート電極とを備
えるよう構成する。
本発明は、ＩｎＰ系化合物半導体材料を用いた高電子移
動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ
ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏ ｒ ： Ｈ
ＥＭＴ）で構成される半導体装置の改良に関する。
動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ
ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏ ｒ ： Ｈ
ＥＭＴ）で構成される半導体装置の改良に関する。
現在、ＩｎＰ基板上に成長したＩｎＧａＡｓとＩｎＡｊ
！Ａｓとで生成されるヘテロ接合を利用するＨＥＭＴが
注目されている。これは、従来がら多用されてきたＧａ
Ａｓ系化合物半導体材料を用いたＨＥＭＴ，即ち、Ｇａ
Ａｓ基板上に成長したＧａＡｓとＡｊ！ＧａＡｓとで生
成されるヘテロ接合を利用するＨＥＭＴに比較して高い
二次元キャリヤ・ガス濃度が得られること、及び、Ｉ
ｎＧａＡｓ表面に生成される二次元キャリヤ・ガス層を
走行するキャリヤの速度がＧａＡｓ表面に生成される二
次元キャリヤ・ガス層を走行するキャリヤの速度に比較
して高速であることなどの利点があり、将来に向けて、
個別デバイスのみでなく集積回路の実現が期待されてい
る。
！Ａｓとで生成されるヘテロ接合を利用するＨＥＭＴが
注目されている。これは、従来がら多用されてきたＧａ
Ａｓ系化合物半導体材料を用いたＨＥＭＴ，即ち、Ｇａ
Ａｓ基板上に成長したＧａＡｓとＡｊ！ＧａＡｓとで生
成されるヘテロ接合を利用するＨＥＭＴに比較して高い
二次元キャリヤ・ガス濃度が得られること、及び、Ｉ
ｎＧａＡｓ表面に生成される二次元キャリヤ・ガス層を
走行するキャリヤの速度がＧａＡｓ表面に生成される二
次元キャリヤ・ガス層を走行するキャリヤの速度に比較
して高速であることなどの利点があり、将来に向けて、
個別デバイスのみでなく集積回路の実現が期待されてい
る。
第３図は従来技術に依ったＩｎＧａＡｓ／ＩｎＡｊ７Ａ
ｓ系ＨＩＦ，ＭＴを説明する為の要部切断側面図を表し
ている。
ｓ系ＨＩＦ，ＭＴを説明する為の要部切断側面図を表し
ている。
図に於いて、
■は半絶縁性１ｎＰ基板、
２はノン・ドープＩｎＧａＡｓチャネル層、３はｎ型１
ｎＡＩＡｓ電子供給層、 ４はｎ型１ｎＧａＡｓ：］：／タクト層、５はソース電
極、６はドレイン電極、７はゲート電極をそれぞれ示し
ている。
ｎＡＩＡｓ電子供給層、 ４はｎ型１ｎＧａＡｓ：］：／タクト層、５はソース電
極、６はドレイン電極、７はゲート電極をそれぞれ示し
ている。
このＨＥＭＴを作成するには、半絶縁性１ｎＰ基板１上
に各半導体層を成長させ、ソース電極５及びドレイン電
極６を形成してから両電極間のコンタクト層４をウエッ
ト・エッチングして電子供給層３の一部を表出させ、そ
の上に例えばアルミニウム（ＡＩ！）からなるゲート電
極７を形成するようにしている。尚、コンタクト層４を
エッチングする場合、エッチャントとしては、例えば（
ＮＨ４ ０Ｈ＋Ｈ２ ０ｆ ＋Ｈｚ Ｏ）を用いると良
い。
に各半導体層を成長させ、ソース電極５及びドレイン電
極６を形成してから両電極間のコンタクト層４をウエッ
ト・エッチングして電子供給層３の一部を表出させ、そ
の上に例えばアルミニウム（ＡＩ！）からなるゲート電
極７を形成するようにしている。尚、コンタクト層４を
エッチングする場合、エッチャントとしては、例えば（
ＮＨ４ ０Ｈ＋Ｈ２ ０ｆ ＋Ｈｚ Ｏ）を用いると良
い。
前記したｌ ｎＧａＡｓ／Ｉ ｎＡＩＡｓ系ＨＥＭＴで
集積回路を構成しようとすると、同じ半絶縁性１ｎＰ基
板上にエンハンスメント／デプレション（ｅｎｈａｎｃ
ｅｍｅｎｔ／ｄｅｐｌｅｔｊｏｎ：Ｅ／Ｄ）型ＨＥＭＴ
を作る必要がある。
集積回路を構成しようとすると、同じ半絶縁性１ｎＰ基
板上にエンハンスメント／デプレション（ｅｎｈａｎｃ
ｅｍｅｎｔ／ｄｅｐｌｅｔｊｏｎ：Ｅ／Ｄ）型ＨＥＭＴ
を作る必要がある。
然しなから、前記したＩｎＧａＡｓ／ＩｎＡｊ！Ａｓ系
ＨＥＭＴの構造及び作成方法では、Ｅ型ＨＥＭＴ及びＤ
型ＨＥＭＴを同一の半絶縁性１ｎＰ基板上に作り分ける
ことは不可能である。
ＨＥＭＴの構造及び作成方法では、Ｅ型ＨＥＭＴ及びＤ
型ＨＥＭＴを同一の半絶縁性１ｎＰ基板上に作り分ける
ことは不可能である。
本発明は、同一の半絶縁性１ｎＰ基板上にＥ／Ｄ型ＨＥ
ＭＴを制御性良く形成する為の構造を提供しようとする
。
ＭＴを制御性良く形成する為の構造を提供しようとする
。
本発明では、ＩｎＧａＡｓやＩｎＡｊｌ！Ａｓのような
Ａｓ系化合物半導体がフッ酸と過酸化水素との混合エッ
チング液に依ってエッチングされ、且つ、ＩｎＰのよう
なリン系化合物半導体が前記混合エッチング液では全く
エッチングされないこと、また、前記リン系化合物半導
体が塩酸に依ってエッチングされ、且つ、Ａｓ系化合物
半導体が全くエッチングされないことに着目し、ＩｎＰ
層をエッチング停止層として利用することで、前記Ｅ／
Ｄ型ＨＥＭＴの作り分けを行うものである。
Ａｓ系化合物半導体がフッ酸と過酸化水素との混合エッ
チング液に依ってエッチングされ、且つ、ＩｎＰのよう
なリン系化合物半導体が前記混合エッチング液では全く
エッチングされないこと、また、前記リン系化合物半導
体が塩酸に依ってエッチングされ、且つ、Ａｓ系化合物
半導体が全くエッチングされないことに着目し、ＩｎＰ
層をエッチング停止層として利用することで、前記Ｅ／
Ｄ型ＨＥＭＴの作り分けを行うものである。
第１図は本発明に於ける標準的な半導体層構造を説明す
る為の要部切断側面図を表している。
る為の要部切断側面図を表している。
図に於いて、
１１は ｎＡｊ！Ａｓ層、
ｌ２は ｎＰ層、
１３は ｎＡＩＡｓ’Ｊｉ，
１４は ｎＰ層、
１５は ｎＧａＡｓ層
をそれぞれ示す。
この半導体層構成を用いてＥ／Ｄ型ＨＥＭＴを作成する
には、 ＋ｌ） まず、エッチャントとして（ＨＦ＋Ｈ２ ｏ
ｚ＋ＨｚＯ）を用い、ＩｎＧａＡｓＪｉｌ５の選択的エ
ッチングを行ってＤ型ＨＥＭＴ部分並びにＥ型Ｈ Ｅ
Ｍ Ｔ部分に於けるゲート電極形成予定部分に開口を形
成する。尚、このエッチングはＩｎＰ層１４で自動的に
停止する。
には、 ＋ｌ） まず、エッチャントとして（ＨＦ＋Ｈ２ ｏ
ｚ＋ＨｚＯ）を用い、ＩｎＧａＡｓＪｉｌ５の選択的エ
ッチングを行ってＤ型ＨＥＭＴ部分並びにＥ型Ｈ Ｅ
Ｍ Ｔ部分に於けるゲート電極形成予定部分に開口を形
成する。尚、このエッチングはＩｎＰ層１４で自動的に
停止する。
（２）次いで、エソチャントとしてＨＣｌを用い、前記
開口内に表出されているＩｎ−Ｐ層１４を除去する。尚
、このエッチングはＩ ｎＡｆＡｓ層ｌ３で自動的に停
止する。
開口内に表出されているＩｎ−Ｐ層１４を除去する。尚
、このエッチングはＩ ｎＡｆＡｓ層ｌ３で自動的に停
止する。
？の段階で、Ｄ型ＨＥＭＴ部分でゲート電ｊ７ｒ’ｈを
形成する為の開口が完成する。
形成する為の開口が完成する。
（３）次いで、エッチャントとして（ＩＩＦ＋Ｈ２０■
＋Ｈ．Ｏ）を用い、Ｅ型Ｈ Ｅ Ｍ Ｔ部分の開口内に
表出されているＩｎＡｊ！Ａｓ層１３を除去する。尚、
このエッチングはＩｎＰ層１２で自動的に停止する。
＋Ｈ．Ｏ）を用い、Ｅ型Ｈ Ｅ Ｍ Ｔ部分の開口内に
表出されているＩｎＡｊ！Ａｓ層１３を除去する。尚、
このエッチングはＩｎＰ層１２で自動的に停止する。
（４）次いで、エソチャントとしてＨ Ｃ Ｎを用い、
前記開口内に表出されているＩｎＰ層１２を除去する。
前記開口内に表出されているＩｎＰ層１２を除去する。
尚、このエッチングはＩｎＡｆｆＡｓ層１１で自動的に
停止する。
停止する。
この段階で、Ｅ型ＨＥＭＴ部分でゲート電極を形成する
為の開口が完成する。
為の開口が完成する。
（５）前記Ｄ型Ｈ Ｅ Ｍ Ｔ部分及びＥ型ＨＥＭＴ部
分それぞれの開口内にゲート電極を形成することでＥ／
Ｄ型ＨＥＭＴが完成する。
分それぞれの開口内にゲート電極を形成することでＥ／
Ｄ型ＨＥＭＴが完成する。
第１図に見られる半導体層構造では、エノチング停止層
としてＩｎＰ層を介挿してあるが、そのようにしても、
本来、この半導体層構造がＩｎＰ基板上に形成されたも
のであるから、格子不整合などに起因する結晶性の劣化
などは全く発生しない。また、ＩｎＰ層上にはショソト
キ電極を形成することが困難である為、前記したように
、ゲート電極形成部分ではＩｎＰ層を除去し、ＩｎＡｌ
Ａｓ層を表出させてから形成した方が良い。
としてＩｎＰ層を介挿してあるが、そのようにしても、
本来、この半導体層構造がＩｎＰ基板上に形成されたも
のであるから、格子不整合などに起因する結晶性の劣化
などは全く発生しない。また、ＩｎＰ層上にはショソト
キ電極を形成することが困難である為、前記したように
、ゲート電極形成部分ではＩｎＰ層を除去し、ＩｎＡｌ
Ａｓ層を表出させてから形成した方が良い。
前記したようなことから、本発明に依る半導体装置では
、ＩｎＰ基板（例えば半絶縁性［ｎＰ基板２１）上に順
に形成されたＩｎＧａＡｓからなるチャネル層（例えば
ノン・ドープＩｎＧａＡｓチャネル層２２）及びＩｎＡ
／Ａｓからなる第一のキャリヤ供給層（例えばｎ型１ｎ
ＡＪＡｓキャリヤ供給層２３）及びＩｎＰからなる第一
のエッチング停止層（例えばｎ型１ｎＰ工・７チング停
止層２４）及びＩｎＡｆｆＡｓからなるエンハンスメン
ト／デプレッション間差電圧生成層（例えばｎ型ＩｎＡ
ｊｌ’ＡｓＥ／Ｄ間差電圧生成層２５）及びＩｎＰから
なる第二のエッチング停止層（例えばｎ型１ｎＰエッチ
ング停止層２６）及びＩｎＧａＡｓからなるコンタクト
Ｎ（例えばｎ型１ ｎＧａＡｓコンタクト層２７）と、
デプレッション型トランジスタ部分のゲート電極形成領
域に於いて表面から前記エンハンスメント／デプレッシ
ョン間差電圧生成層の表面まで貫通する開口と、エンハ
ンスメント型トランジスタ部分のゲート電極形成領域に
於いて表面から前記キャリヤ供給層の表面まで貫通する
開口と、前記デプレッション型１・ランジスタ部分に於
ける開口内に表出された前記エンハンスメント／デプレ
ッション型差電圧生成層の表面にショットキ・コンタク
トするゲート電極（例えばゲート電極３３）と、前記エ
ンハンスメント型トランジスタ部分に於ける開口内に表
出され前記キャリヤ供給層の表面にショットキ・コンタ
クトするゲート電極（例えばゲート電極３４）とを備え
る。
、ＩｎＰ基板（例えば半絶縁性［ｎＰ基板２１）上に順
に形成されたＩｎＧａＡｓからなるチャネル層（例えば
ノン・ドープＩｎＧａＡｓチャネル層２２）及びＩｎＡ
／Ａｓからなる第一のキャリヤ供給層（例えばｎ型１ｎ
ＡＪＡｓキャリヤ供給層２３）及びＩｎＰからなる第一
のエッチング停止層（例えばｎ型１ｎＰ工・７チング停
止層２４）及びＩｎＡｆｆＡｓからなるエンハンスメン
ト／デプレッション間差電圧生成層（例えばｎ型ＩｎＡ
ｊｌ’ＡｓＥ／Ｄ間差電圧生成層２５）及びＩｎＰから
なる第二のエッチング停止層（例えばｎ型１ｎＰエッチ
ング停止層２６）及びＩｎＧａＡｓからなるコンタクト
Ｎ（例えばｎ型１ ｎＧａＡｓコンタクト層２７）と、
デプレッション型トランジスタ部分のゲート電極形成領
域に於いて表面から前記エンハンスメント／デプレッシ
ョン間差電圧生成層の表面まで貫通する開口と、エンハ
ンスメント型トランジスタ部分のゲート電極形成領域に
於いて表面から前記キャリヤ供給層の表面まで貫通する
開口と、前記デプレッション型１・ランジスタ部分に於
ける開口内に表出された前記エンハンスメント／デプレ
ッション型差電圧生成層の表面にショットキ・コンタク
トするゲート電極（例えばゲート電極３３）と、前記エ
ンハンスメント型トランジスタ部分に於ける開口内に表
出され前記キャリヤ供給層の表面にショットキ・コンタ
クトするゲート電極（例えばゲート電極３４）とを備え
る。
前記手段を採ることに依り、従来のＨＥＭＴに比較して
高性能なＩｎＰ系ＨＥＭＴ、更に具体的には、ＩｎＧａ
Ａｓ／ＩｎＡｊｌ’Ａｓ系ＨＥＭＴを集積化した半導体
装置を容易に実現することができる。
高性能なＩｎＰ系ＨＥＭＴ、更に具体的には、ＩｎＧａ
Ａｓ／ＩｎＡｊｌ’Ａｓ系ＨＥＭＴを集積化した半導体
装置を容易に実現することができる。
（実施例〕
第２図は本発明一実施例の要部切断側面図を表している
。
。
図に於いて、
２１は半絶縁性１ｎＰ基板、
２２はノン・ドープＩ ｎＧａＡｓチャネル層、２３は
ｎ型１ ｎＡｊ！Ａｓキャリヤ供給層、２４はｎ型１ｎ
Ｐエッチング停止層、 ２５はｎ型！ｎＡＩＡｓＥ／Ｄ間差電圧生成層、２６は
ｎ型１ｎＰエッチング停止層、 ２７はｎ型？ｎＧａＡｓキ＋７プ層、 ２８は素子間分離領域、 ２９はＤ型ＨＥＭＴ部分のソース電極、３０はＤ型ＨＥ
ＭＴ部分のドレイン電極、３ｌはＥ型ＨＥＭＴ部分のソ
ース電極、３２はＥ型ＨＥＭＴ部分のドレイン電極、３
３はＤ型ＨＥＭＴ部分のゲート電極、３４はＥ型ＨＥＭ
Ｔ部分のゲート電極、３５は二次元キャリヤ・ガス層 をそれぞれ示している。
ｎ型１ ｎＡｊ！Ａｓキャリヤ供給層、２４はｎ型１ｎ
Ｐエッチング停止層、 ２５はｎ型！ｎＡＩＡｓＥ／Ｄ間差電圧生成層、２６は
ｎ型１ｎＰエッチング停止層、 ２７はｎ型？ｎＧａＡｓキ＋７プ層、 ２８は素子間分離領域、 ２９はＤ型ＨＥＭＴ部分のソース電極、３０はＤ型ＨＥ
ＭＴ部分のドレイン電極、３ｌはＥ型ＨＥＭＴ部分のソ
ース電極、３２はＥ型ＨＥＭＴ部分のドレイン電極、３
３はＤ型ＨＥＭＴ部分のゲート電極、３４はＥ型ＨＥＭ
Ｔ部分のゲート電極、３５は二次元キャリヤ・ガス層 をそれぞれ示している。
本実施例に於ける各部分に関する主要データを例示する
と次の通りである。
と次の通りである。
（ａ） チャネル層２２について
組成： １ ｎ６．４＊Ｇａｏ．ｓ＋Ａ Ｓ厚さ：５０
００ （人〕 （ｂｌ キャリヤ供給層２３について組成： ｌ ｎ
ｏ． ４？Ａ １ ｏ． ｓｓＡ ｓ不純物：Ｓｉ 不純物濃度： ２ Ｘ １ ０ ” （ｃｍ−’）厚さ
１００（人〕 （Ｃ） エッチング停止層２４或いは２６について不
純物：Ｓｉ 不純物濃度： ２ Ｘ １ ０ ” （Ｃｆｆｌ−’）
厚さ：３０ 〔人〕 （ｄ） Ｅ／Ｄ間差電圧生成層２５について組成：
Ｉ ｎ ｏ． ４１Ａ Ｉｔ ｏ． ５３Ａ Ｓ不純物
：Ｓｉ 不純物濃度：２Ｘ１０”（ａｍ−３３ 厚さ二８０ 〔人〕 （ｅ） キャップ層２７について 組成： Ｉ ｎ．．．．Ｇ ａｏ．ｓ＋Ａ ５不純物：
Ｓ１ 不純物濃度： ５ Ｘ １ ０” （（Ｊ−”）厚さ：
５００（人〕 ｉｆ） 素子間分離領域２８について作成手段：酸素
のイオン注入に依る （ｇ） ソース及びドレイン電極２９乃至３２につい
て 材料： Ａ ｕ Ｇ ｅ ／ Ａ ｕ （ｈ） ゲート電極３３及び３４について材料：Ａ１ 本実施例を製造する場合の主要事項を列記すると次の通
りである。
００ （人〕 （ｂｌ キャリヤ供給層２３について組成： ｌ ｎ
ｏ． ４？Ａ １ ｏ． ｓｓＡ ｓ不純物：Ｓｉ 不純物濃度： ２ Ｘ １ ０ ” （ｃｍ−’）厚さ
１００（人〕 （Ｃ） エッチング停止層２４或いは２６について不
純物：Ｓｉ 不純物濃度： ２ Ｘ １ ０ ” （Ｃｆｆｌ−’）
厚さ：３０ 〔人〕 （ｄ） Ｅ／Ｄ間差電圧生成層２５について組成：
Ｉ ｎ ｏ． ４１Ａ Ｉｔ ｏ． ５３Ａ Ｓ不純物
：Ｓｉ 不純物濃度：２Ｘ１０”（ａｍ−３３ 厚さ二８０ 〔人〕 （ｅ） キャップ層２７について 組成： Ｉ ｎ．．．．Ｇ ａｏ．ｓ＋Ａ ５不純物：
Ｓ１ 不純物濃度： ５ Ｘ １ ０” （（Ｊ−”）厚さ：
５００（人〕 ｉｆ） 素子間分離領域２８について作成手段：酸素
のイオン注入に依る （ｇ） ソース及びドレイン電極２９乃至３２につい
て 材料： Ａ ｕ Ｇ ｅ ／ Ａ ｕ （ｈ） ゲート電極３３及び３４について材料：Ａ１ 本実施例を製造する場合の主要事項を列記すると次の通
りである。
Ｔ１） 各半導体層は、例えば有機金属化学気相堆積
（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法
を通用して成長させる。
（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法
を通用して成長させる。
（２）素子間分＃領域は、酸素をイオン注入するごとに
依って形成する。
依って形成する。
（３） ゲート電極形成部分に開口を形成する場合に
は、〔課題を解決するための手段〕の項で説明した手段
と全く同じ手段を採って良い。
は、〔課題を解決するための手段〕の項で説明した手段
と全く同じ手段を採って良い。
（４） ソース電極及びドレイン電極、ゲート電極な
どの形成は、真空蒸着法及びリフト・オフ法などを適用
して形成する。
どの形成は、真空蒸着法及びリフト・オフ法などを適用
して形成する。
前記のようにして得られた半導体装置では、そのＥ型Ｈ
ＥＭＴ部分の闇値電圧が０．１ （Ｖ）、そして、Ｄ
型ＨＥＭＴ部分の闇値電圧が−１． ５（Ｖ）であっ
て、二つの闇値電圧を画然と実現させることができた。
ＥＭＴ部分の闇値電圧が０．１ （Ｖ）、そして、Ｄ
型ＨＥＭＴ部分の闇値電圧が−１． ５（Ｖ）であっ
て、二つの闇値電圧を画然と実現させることができた。
本発明に依る半導体装置に於いては、ＩｎＰ基板上に順
に形成されたＩｎＧａＡｓチャネル層、ＩｎＡＩＩＡｓ
第一のキャリヤ供給層、ＩｎＰ第一エッチング停止層、
ＩｎＡＩＡｓエンハンスメント／デブレッション間差電
圧生成層、ＩｎＰ第二エッチング停止層、ＩｎＧａＡｓ
コンタクト層のそれぞれと、デプレッション型トランジ
スタ部分に於いて前記エンハンスメント／デプレッショ
ン間差電圧生成層表面まで貫通する開口と、エンハンス
メント型トランジスタ部分に於いて前記キャリヤ供給層
表面まで貫通する開口と、前記デプレッション型トラン
ジスタ部分に於ける開口内のゲート電極と、前記エンハ
ンスメント型トランジスタ部分に於ける開口内のゲート
電極とを備えている。
に形成されたＩｎＧａＡｓチャネル層、ＩｎＡＩＩＡｓ
第一のキャリヤ供給層、ＩｎＰ第一エッチング停止層、
ＩｎＡＩＡｓエンハンスメント／デブレッション間差電
圧生成層、ＩｎＰ第二エッチング停止層、ＩｎＧａＡｓ
コンタクト層のそれぞれと、デプレッション型トランジ
スタ部分に於いて前記エンハンスメント／デプレッショ
ン間差電圧生成層表面まで貫通する開口と、エンハンス
メント型トランジスタ部分に於いて前記キャリヤ供給層
表面まで貫通する開口と、前記デプレッション型トラン
ジスタ部分に於ける開口内のゲート電極と、前記エンハ
ンスメント型トランジスタ部分に於ける開口内のゲート
電極とを備えている。
前記構成を採ることに依り、従来のＨ Ｅ Ｍ Ｔに比
較して高性能なＩｎＰ系ＨＥＭＴ，更に具体的には、Ｉ
ｎＧａＡｓ／ＩｎＡＡＡｓ系ＨＥＭＴを集積化した半導
体装置を容易に実現することができる。
較して高性能なＩｎＰ系ＨＥＭＴ，更に具体的には、Ｉ
ｎＧａＡｓ／ＩｎＡＡＡｓ系ＨＥＭＴを集積化した半導
体装置を容易に実現することができる。
第１図は本発明に於ける標準的な半導体層構造を説明す
る為の要部切断側面図、第２図は本発明一実施例の要部
切断側面図、第３図は従来例の要部切断側面図をそれぞ
れ表している。 図に於いて、 ２１は半絶縁性１ｎＰ基板、 ２２はノン・ドーブＩ ｎＧａＡｓチャネル層、２３は
ｎ型１ｎＡＡＡｓキャリヤ供給層、２４はｎ型 ｎＰエ
ッチング停止層、 ２５はｎ型［ｎＡＩＡｓＥ／Ｄ間差電圧生成層、２６は
ｎ型１ｎＰエッチング停止層、 ２７はｎ型 ｎＧａＡｓキャソブ層・ ２８は素子間分離領域、 ２９はＤ型ＨＥＭＴ部分のソース電極、３０はＤ型ＨＥ
ＭＴ部分のドレイン電極、３１はＥ型ＨＥＭＴ部分のソ
ース電極、３２はＥ型ＨＥＭＴ部分のドレイン電掻、３
３はＤ型ＨＥＭＴ部分のゲート電極、３４はＥ型ＨＥＭ
Ｔ部分のゲート電極、３５は二次元キャリヤ・ガス層 をそれぞれ示している。
る為の要部切断側面図、第２図は本発明一実施例の要部
切断側面図、第３図は従来例の要部切断側面図をそれぞ
れ表している。 図に於いて、 ２１は半絶縁性１ｎＰ基板、 ２２はノン・ドーブＩ ｎＧａＡｓチャネル層、２３は
ｎ型１ｎＡＡＡｓキャリヤ供給層、２４はｎ型 ｎＰエ
ッチング停止層、 ２５はｎ型［ｎＡＩＡｓＥ／Ｄ間差電圧生成層、２６は
ｎ型１ｎＰエッチング停止層、 ２７はｎ型 ｎＧａＡｓキャソブ層・ ２８は素子間分離領域、 ２９はＤ型ＨＥＭＴ部分のソース電極、３０はＤ型ＨＥ
ＭＴ部分のドレイン電極、３１はＥ型ＨＥＭＴ部分のソ
ース電極、３２はＥ型ＨＥＭＴ部分のドレイン電掻、３
３はＤ型ＨＥＭＴ部分のゲート電極、３４はＥ型ＨＥＭ
Ｔ部分のゲート電極、３５は二次元キャリヤ・ガス層 をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 ＩｎＰ基板上に順に形成されたＩｎＧａＡｓからなるチ
ャネル層及びＩｎＡｌＡｓからなる第一のキャリヤ供給
層及びＩｎＰからなる第一のエッチング停止層及びＩｎ
ＡｌＡｓからなるエンハンスメント／デプレッション間
差電圧生成層及び同じくＩｎＰからなる第二のエッチン
グ停止層及びＩｎＧａＡｓからなるコンタクト層と、 デプレッション型トランジスタ部分のゲート電極形成領
域に於いて表面から前記エンハンスメント／デプレッシ
ョン間差電圧生成層表面まで貫通する開口と、 エンハンスメント型トランジスタ部分のゲート電極形成
領域に於いて表面から前記キャリヤ供給層表面まで貫通
する開口と、 前記デプレッション型トランジスタ部分に於ける開口内
に表出された前記エンハンスメント／デプレッション型
差電圧生成層表面にショットキ・コンタクトするゲート
電極と、 前記エンハンスメント型トランジスタ部分に於ける開口
内に表出された前記キャリヤ供給層表面にショットキ・
コンタクトするゲート電極とを備えてなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115134A JP2787589B2 (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115134A JP2787589B2 (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295135A true JPH02295135A (ja) | 1990-12-06 |
| JP2787589B2 JP2787589B2 (ja) | 1998-08-20 |
Family
ID=14655123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1115134A Expired - Lifetime JP2787589B2 (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2787589B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101082A (ja) * | 1988-10-04 | 1990-04-12 | Fujisawa Pharmaceut Co Ltd | 新規セフェム化合物 |
| EP0551110A3 (en) * | 1992-01-09 | 1994-09-07 | Mitsubishi Electric Corp | Compound semiconductor devices |
| JPH0992819A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 電界効果トランジスタ |
-
1989
- 1989-05-10 JP JP1115134A patent/JP2787589B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101082A (ja) * | 1988-10-04 | 1990-04-12 | Fujisawa Pharmaceut Co Ltd | 新規セフェム化合物 |
| EP0551110A3 (en) * | 1992-01-09 | 1994-09-07 | Mitsubishi Electric Corp | Compound semiconductor devices |
| US5477066A (en) * | 1992-01-09 | 1995-12-19 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor |
| US5508535A (en) * | 1992-01-09 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Compound semiconductor devices |
| JPH0992819A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2787589B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11031399B2 (en) | Semiconductor device and manufacturing method of the same | |
| CA1214575A (en) | Method of manufacturing gaas semiconductor device | |
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| JP2873583B2 (ja) | 高速半導体装置 | |
| JP2001244456A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH0324782B2 (ja) | ||
| JP2978972B2 (ja) | 半導体装置の製造方法 | |
| JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02295135A (ja) | 半導体装置 | |
| JPH06232179A (ja) | 化合物半導体装置およびその製造方法 | |
| JP2626220B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0750781B2 (ja) | 化合物半導体集積回路装置 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP2867472B2 (ja) | 半導体装置 | |
| JP3109097B2 (ja) | 電界効果トランジスタの製造方法およびエッチング方法 | |
| JPH0485957A (ja) | 半導体装置及びその製造方法 | |
| JPS63132484A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS60136380A (ja) | 半導体装置 | |
| Xu et al. | Electrochemically induced asymmetrical etching in InAlAs/InGaAs heterostructures for MODFET gate-groove fabrication | |
| JPH0350839A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0323642A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |