JPH02295191A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH02295191A JPH02295191A JP1116618A JP11661889A JPH02295191A JP H02295191 A JPH02295191 A JP H02295191A JP 1116618 A JP1116618 A JP 1116618A JP 11661889 A JP11661889 A JP 11661889A JP H02295191 A JPH02295191 A JP H02295191A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- wiring board
- printed wiring
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009413 insulation Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000011888 foil Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 abstract 20
- 239000011229 interlayer Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035935 pregnancy Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
１産業上の利用分野１
本発明は４Ｎ以上の多層プリント配線板に関し、詳しく
は内層の電源層やアース層と表面の電子部品や回路とを
接続する技術に関するものである。
は内層の電源層やアース層と表面の電子部品や回路とを
接続する技術に関するものである。
【従米の技術］
従米、多層プリント配線板の一例である４層プリント配
線板は第３図に示すように３屑の絶縁屑１ ａ． １
ｂ． １ ｃの２つの層間に夫々電源ｍ（ＶＣＣ／１）
２とアース層（Ｇ Ｎ Ｄ層）３とを夫々別々に設けて
いる。つまり絶縁Ｍ１ａと絶縁層１ｂとの間に電源層２
を設け、絶緑ｍｌｂと絶縁層ＩＣとの間に７一スＮ３を
設けてある。そして絶縁層１ａ及び絶縁層１ｃの表面側
に配置した電子部品４と電源層２及びアース層３とを夫
々ヴアイアホール５ａ’＋５ｂ′を介して接続している
。 ［発明が解決しようとする課題ｌ ところで、上記従米例にあっては、２つの層間ゝに別々
に電源層２とアース層３とを設けてあるため、絶緑Ｍ１
ａの表面側に設けた電子部品４と７一スＭ３とは電源層
２を貫通してヴＴイアホール５ｂ′にて接続しなければ
ならなく、絶縁ＮＩＣの表面側に設けた電子部品４と電
源層２とはアース層３を貫通してヴァイアホール５ａ’
にて接続しなければならない。このためヴＴイアホール
５ａ，５ｂ′ を電ＷＸＭ２やアース層３に貫通させる
部分には電ａ［２やアースＭ３に絶縁のためのクリアラ
ンス６を設けなければならなく、構造が複雑になると共
に配線密度が低くなるという問題があった． 本発明は叙述の，貞に鑑みてなされたものであって、本
発明の目的とするところは簡単な構造で電源層やアース
層と表面の電子部品や回路とを接続できると共に配線密
度を上げることができる多層プリント配線板を提供する
にある。 ［課題を解決するための手段１ 上記目的を達成するため本発明多層プリント配線板は、
複数層の絶縁／ｉｌｌａ，ｌｂ，ｌｃの層間において同
一の層間に電源層２とアース屑３とを分離して設け、表
面の電子部品４や回路７と−Ｌ記電源燗２やアースＭ３
とをヴＴイ７ホール５ ｍ， ５ ｂを介して夫々接続
した． ［作用１ 同一の層間に形成された電ｉ’！Ｎ２やアース屑３と表
面の電子部品４や回路７とを夫々ヴアイアホール５ ａ
． Ｓ ｂにて接続でき、従米のように電源屑２やアー
ス屑３を貫通するヴアイアホールを要せず接続できて構
造を簡単にできると共に配線密度を上げることができる
。 ［実施例］ 以ド本発明の多層プリント配線板の一例としての４層プ
リント配線板の実施例により説明する。 両面金属箔張り積層板Ａの上下両面に片面金属箔張り積
層板Ｂを積層して３者をブリブレグＣにて接着して４層
積層板が形成され、第１図に示すように３Ｎの絶縁ＮＪ
ｌａ，ｌｂ，ｌｃと４層の金属箔層を有している。両面
金属箔張り積層板Ａは両面銅張り〃フスエボキシや両面
銅張りガラスポリイミドなど樹脂積層板を基板として両
面に金属箔を積層したものであり、片面金属箔張り積層
板Ｂは片面銅張りグラスエボキシや片面銅張りグラスポ
リイミドなど樹脂積層板を基板として片面に金属箔を積
層したものである．絶ａ層１ａと絶縁層１ｂどの間の金
属箔のし２層は左右に分割されて右側に電源屑（ＶＣＣ
層）２を左側にアースＭ（ＧＮＤ層）３を設けてある．
絶緑Ｍｌｂと絶縁層１ｃとの間の金属箔のＬｓ層も左右
に分割されて左側に電源屑２を、右側に７一スＮ３を設
けてある。絶縁Ｍ１ａ及び絶縁，Ｑｌ １ ｅの表面側
の金属箔のＬ ＋ ，Ｌ ４には適宜パターンの回路７
を設けてあり、表面側の適所に電子部品４を搭載してあ
る。この電子部品４は例えばメモリー素子のようなサー
７エイスマウントデバイスであり、メモリー素子の場合
には多数個並行に列設される。Ｌ，層の電子部品４と１
、２屑の７ｒｌ源／１２やアース／１３とは夫々電気的
に接続され、Ｌｌ／Ｗの電子部品４とＬ３７１の電源屑
２やアースＭ３とは夫々電気的に接続されている。つま
りＬｌ層の電子部品４の電源側端子とＬ２層の電源ＷＪ
２とは絶縁７ｌ １ ａを貫通ｒるヴＴイアホール（
ｖｉａ ｂｏｌｅ） ５ ａにて接続され、Ｌ１層の電
′ｆ一部品４のアース側端子とＬ２層のアース層３とは
絶縁／ｌ １ ａを貫通するヴγイアホール（ｖｉａ
ｂｏｌｅ） ５ ｂにて接続され、Ｉ−４Ｍの電子部品
４の電源側端子とＬ，層の電源Ｎ２とは絶縁層１ｃを貫
通するヴＴイ７ホール５ａにて接続され、Ｌ，層の電子
部品４の７ース＃Ｉ端子とＬ．Ｍの７一スＭ ３とは絶
縁ＭＩＣを貫通するヴアイアホール５ｂにて接続されて
いる。 本実施例の場合ヴアイアホール５ ａ． ５ ｂとして
■Ｖ Ｈ （ｉｎｔｅｒｓＬｉｔｉａｌ ｖｉａ ｈｏ
ｌｅ）を用いているが、ＩＶＨ以外にヴＴイアホールと
して通常のスルーホール（スルーホールを穿孔してスル
ーホールメッキした）にて接続してもその池のこれと同
種の方法で接続してもよい。Ｌ．／Ｉ及びＬ．／１に搭
載された電子部品４は適宜表面の回路７と接続される。 また第２図は他の実施例を示すものである．本実施例の
場合、絶縁Ｍ１ａと絶縁ＮＪｌｂとの間のし２Ｍ′ｃ右
側に電源層２を、左側にアース層３を設けてあり、絶縁
層１ｂと絶縁層１ｃとの開のＬ３／Ｆｌで右側に？ｒＬ
源Ｎ２を、左側にアース層３を設けてある。つまり、Ｌ
２層でもし，層でも右側にｒＩＬ源層２を、左側に７一
ス４３を設けてある。この場合も上記実施例と同様にＬ
１Ｎの電子部品４とＬ２／！１の電源Ｍ２及びアース層
３とをヴＴイアホール５ａ．５ｂにて夫々接続してあり
、１−４層の電子部品４とＬ３層の電源層２及びアース
屑３とをヴＴイアホール５ ａ． ５ ｂにで夫々接続
してある。 なお上記実施例では電源ＪｖＪ２やアースＭ３を電子部
品４にヴＴイ７ホール５ ａ＋ ５ ｂにて接続する実
施例について述べたが、電源層２やアース層３と表面の
回路７とを接続する必要がある場合には同様にヴアイア
ホールにて接続できる．また上記実施例では４Ｍプリン
ト配線板の実施例について述べたが、４Ｍより多い多層
の多層プリント配線板にも同様に実施できる． ［発明の効果】 本発明は叙述の如く複数層の絶縁層の層間において同一
の層間に電源層と７一ス層とを分離しで設け、表面の電
子部品や回路と上記電ａｍや７ース層とをヴ１イアホー
ルを介して夫々接続しているので、内層の同一の層に設
けた電源層やアース層と表面側の電子部品や回路とを同
一の絶縁層に貫通１るヴＴイアホールにて接続できるも
のであって、従米のように電．ａ層やアースｌｍを貫通
するヴＴイアホールを要せず接続できて従米に比べて構
造を簡単にできるものであると共に従米のように電源層
やアース層に貫通する部分に絶縁のためのクリアフンス
を設けたりする必要がなくて配線密度を上げることがで
きるものである。
線板は第３図に示すように３屑の絶縁屑１ ａ． １
ｂ． １ ｃの２つの層間に夫々電源ｍ（ＶＣＣ／１）
２とアース層（Ｇ Ｎ Ｄ層）３とを夫々別々に設けて
いる。つまり絶縁Ｍ１ａと絶縁層１ｂとの間に電源層２
を設け、絶緑ｍｌｂと絶縁層ＩＣとの間に７一スＮ３を
設けてある。そして絶縁層１ａ及び絶縁層１ｃの表面側
に配置した電子部品４と電源層２及びアース層３とを夫
々ヴアイアホール５ａ’＋５ｂ′を介して接続している
。 ［発明が解決しようとする課題ｌ ところで、上記従米例にあっては、２つの層間ゝに別々
に電源層２とアース層３とを設けてあるため、絶緑Ｍ１
ａの表面側に設けた電子部品４と７一スＭ３とは電源層
２を貫通してヴＴイアホール５ｂ′にて接続しなければ
ならなく、絶縁ＮＩＣの表面側に設けた電子部品４と電
源層２とはアース層３を貫通してヴァイアホール５ａ’
にて接続しなければならない。このためヴＴイアホール
５ａ，５ｂ′ を電ＷＸＭ２やアース層３に貫通させる
部分には電ａ［２やアースＭ３に絶縁のためのクリアラ
ンス６を設けなければならなく、構造が複雑になると共
に配線密度が低くなるという問題があった． 本発明は叙述の，貞に鑑みてなされたものであって、本
発明の目的とするところは簡単な構造で電源層やアース
層と表面の電子部品や回路とを接続できると共に配線密
度を上げることができる多層プリント配線板を提供する
にある。 ［課題を解決するための手段１ 上記目的を達成するため本発明多層プリント配線板は、
複数層の絶縁／ｉｌｌａ，ｌｂ，ｌｃの層間において同
一の層間に電源層２とアース屑３とを分離して設け、表
面の電子部品４や回路７と−Ｌ記電源燗２やアースＭ３
とをヴＴイ７ホール５ ｍ， ５ ｂを介して夫々接続
した． ［作用１ 同一の層間に形成された電ｉ’！Ｎ２やアース屑３と表
面の電子部品４や回路７とを夫々ヴアイアホール５ ａ
． Ｓ ｂにて接続でき、従米のように電源屑２やアー
ス屑３を貫通するヴアイアホールを要せず接続できて構
造を簡単にできると共に配線密度を上げることができる
。 ［実施例］ 以ド本発明の多層プリント配線板の一例としての４層プ
リント配線板の実施例により説明する。 両面金属箔張り積層板Ａの上下両面に片面金属箔張り積
層板Ｂを積層して３者をブリブレグＣにて接着して４層
積層板が形成され、第１図に示すように３Ｎの絶縁ＮＪ
ｌａ，ｌｂ，ｌｃと４層の金属箔層を有している。両面
金属箔張り積層板Ａは両面銅張り〃フスエボキシや両面
銅張りガラスポリイミドなど樹脂積層板を基板として両
面に金属箔を積層したものであり、片面金属箔張り積層
板Ｂは片面銅張りグラスエボキシや片面銅張りグラスポ
リイミドなど樹脂積層板を基板として片面に金属箔を積
層したものである．絶ａ層１ａと絶縁層１ｂどの間の金
属箔のし２層は左右に分割されて右側に電源屑（ＶＣＣ
層）２を左側にアースＭ（ＧＮＤ層）３を設けてある．
絶緑Ｍｌｂと絶縁層１ｃとの間の金属箔のＬｓ層も左右
に分割されて左側に電源屑２を、右側に７一スＮ３を設
けてある。絶縁Ｍ１ａ及び絶縁，Ｑｌ １ ｅの表面側
の金属箔のＬ ＋ ，Ｌ ４には適宜パターンの回路７
を設けてあり、表面側の適所に電子部品４を搭載してあ
る。この電子部品４は例えばメモリー素子のようなサー
７エイスマウントデバイスであり、メモリー素子の場合
には多数個並行に列設される。Ｌ，層の電子部品４と１
、２屑の７ｒｌ源／１２やアース／１３とは夫々電気的
に接続され、Ｌｌ／Ｗの電子部品４とＬ３７１の電源屑
２やアースＭ３とは夫々電気的に接続されている。つま
りＬｌ層の電子部品４の電源側端子とＬ２層の電源ＷＪ
２とは絶縁７ｌ １ ａを貫通ｒるヴＴイアホール（
ｖｉａ ｂｏｌｅ） ５ ａにて接続され、Ｌ１層の電
′ｆ一部品４のアース側端子とＬ２層のアース層３とは
絶縁／ｌ １ ａを貫通するヴγイアホール（ｖｉａ
ｂｏｌｅ） ５ ｂにて接続され、Ｉ−４Ｍの電子部品
４の電源側端子とＬ，層の電源Ｎ２とは絶縁層１ｃを貫
通するヴＴイ７ホール５ａにて接続され、Ｌ，層の電子
部品４の７ース＃Ｉ端子とＬ．Ｍの７一スＭ ３とは絶
縁ＭＩＣを貫通するヴアイアホール５ｂにて接続されて
いる。 本実施例の場合ヴアイアホール５ ａ． ５ ｂとして
■Ｖ Ｈ （ｉｎｔｅｒｓＬｉｔｉａｌ ｖｉａ ｈｏ
ｌｅ）を用いているが、ＩＶＨ以外にヴＴイアホールと
して通常のスルーホール（スルーホールを穿孔してスル
ーホールメッキした）にて接続してもその池のこれと同
種の方法で接続してもよい。Ｌ．／Ｉ及びＬ．／１に搭
載された電子部品４は適宜表面の回路７と接続される。 また第２図は他の実施例を示すものである．本実施例の
場合、絶縁Ｍ１ａと絶縁ＮＪｌｂとの間のし２Ｍ′ｃ右
側に電源層２を、左側にアース層３を設けてあり、絶縁
層１ｂと絶縁層１ｃとの開のＬ３／Ｆｌで右側に？ｒＬ
源Ｎ２を、左側にアース層３を設けてある。つまり、Ｌ
２層でもし，層でも右側にｒＩＬ源層２を、左側に７一
ス４３を設けてある。この場合も上記実施例と同様にＬ
１Ｎの電子部品４とＬ２／！１の電源Ｍ２及びアース層
３とをヴＴイアホール５ａ．５ｂにて夫々接続してあり
、１−４層の電子部品４とＬ３層の電源層２及びアース
屑３とをヴＴイアホール５ ａ． ５ ｂにで夫々接続
してある。 なお上記実施例では電源ＪｖＪ２やアースＭ３を電子部
品４にヴＴイ７ホール５ ａ＋ ５ ｂにて接続する実
施例について述べたが、電源層２やアース層３と表面の
回路７とを接続する必要がある場合には同様にヴアイア
ホールにて接続できる．また上記実施例では４Ｍプリン
ト配線板の実施例について述べたが、４Ｍより多い多層
の多層プリント配線板にも同様に実施できる． ［発明の効果】 本発明は叙述の如く複数層の絶縁層の層間において同一
の層間に電源層と７一ス層とを分離しで設け、表面の電
子部品や回路と上記電ａｍや７ース層とをヴ１イアホー
ルを介して夫々接続しているので、内層の同一の層に設
けた電源層やアース層と表面側の電子部品や回路とを同
一の絶縁層に貫通１るヴＴイアホールにて接続できるも
のであって、従米のように電．ａ層やアースｌｍを貫通
するヴＴイアホールを要せず接続できて従米に比べて構
造を簡単にできるものであると共に従米のように電源層
やアース層に貫通する部分に絶縁のためのクリアフンス
を設けたりする必要がなくて配線密度を上げることがで
きるものである。
第１図は本発明の一実施例の断面図、第２図は同上の他
の実施例の断面図、第３図は従未例の断面図であって、
ｌａｒｌｂ−１ｃは絶縁層、２は電源層、３はアース屑
、４は電子部品、５ ａ， ５ ｂはヴァイアホールで
ある。 代理人 弁理士 石 田 氏 七 ！ 妊 塚 滞
の実施例の断面図、第３図は従未例の断面図であって、
ｌａｒｌｂ−１ｃは絶縁層、２は電源層、３はアース屑
、４は電子部品、５ ａ， ５ ｂはヴァイアホールで
ある。 代理人 弁理士 石 田 氏 七 ！ 妊 塚 滞
Claims (1)
- ［１］複数層の絶縁層の層間において同一の層間に電源
層とアース層とを分離して設け、表面の電子部品や回路
と上記電源層やアース層とをヴァイアホールを介して夫
々接続して成る多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116618A JPH02295191A (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116618A JPH02295191A (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02295191A true JPH02295191A (ja) | 1990-12-06 |
Family
ID=14691645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116618A Pending JPH02295191A (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02295191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181389A (ja) * | 1992-12-11 | 1994-06-28 | Nec Corp | 多層印刷配線板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226991A (ja) * | 1985-03-30 | 1986-10-08 | 日本メクトロン株式会社 | 多層回路基板 |
-
1989
- 1989-05-10 JP JP1116618A patent/JPH02295191A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226991A (ja) * | 1985-03-30 | 1986-10-08 | 日本メクトロン株式会社 | 多層回路基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181389A (ja) * | 1992-12-11 | 1994-06-28 | Nec Corp | 多層印刷配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1312146C (en) | Printed circuit board with pin receiving portion | |
| CA2454289C (en) | High speed circuit board and method for fabrication | |
| US8354596B2 (en) | Multilayer wiring board and method for manufacturing the same | |
| US5571608A (en) | Apparatus and method of making laminate an embedded conductive layer | |
| EP1286579A4 (en) | MULTILAYER PRINTED CIRCUIT BOARD | |
| EP1283662A4 (en) | CARD WITH DOUBLE-SIDED ROLLING CIRCUIT, PROCESS FOR PRODUCING SAME, AND MULTI-LAYER PRINTED CIRCUIT BOARD USING THE SAME | |
| CN1717149B (zh) | 电路化衬底 | |
| US6802120B2 (en) | Method of manufacturing a printed wiring board having a non-through mounting hole | |
| JP2758099B2 (ja) | 多層フレキシブルプリント配線板 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JPH02295191A (ja) | 多層プリント配線板 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| CN1993018A (zh) | 印刷电路板及其制造方法 | |
| JP2924194B2 (ja) | 多層プリント配線板 | |
| JP3179572B2 (ja) | 多層プリント配線板およびその製造方法 | |
| KR20030071112A (ko) | 빌드업 인쇄회로기판 및 이의 제조공정 | |
| CN112351600A (zh) | 一种高速ate测试板及制作方法 | |
| CN1993017A (zh) | 印刷电路板导通孔结构 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| CN220325890U (zh) | 一种局部厚铜pcb | |
| JPH02295192A (ja) | 多層プリント配線板 | |
| JPH01140698A (ja) | 多層印刷配線板の製造方法 | |
| JPH0614599B2 (ja) | 多層プリント配線板 | |
| JP2867631B2 (ja) | 半導体チップキャリア | |
| JPH03165093A (ja) | 多層プリント配線板 |