JPH02295192A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH02295192A JPH02295192A JP1116619A JP11661989A JPH02295192A JP H02295192 A JPH02295192 A JP H02295192A JP 1116619 A JP1116619 A JP 1116619A JP 11661989 A JP11661989 A JP 11661989A JP H02295192 A JPH02295192 A JP H02295192A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- via hole
- earth
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 abstract description 15
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000011888 foil Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用号野１
本発明は４Ｍ以上の多層プリント配線板に関し、詳しく
は内層の″ｌｌ源層やアース層と表面の電子部品や回路
とを接続したり、上下の表面の回路を接続したりする技
術に関するものである、ｒ従米の技術１ 従米、多層プリント配線板の一例である４／ｌ！Ｉプリ
ント配線板は第３図に示すように３Ｎの絶縁層１ ａｔ
１ ｂ． １ ｃの２つの眉間に夫々電源層（ｖｃｃ
７１）２とアース層（Ｇ Ｎ Ｄ層）３とを別々に設け
ている。
は内層の″ｌｌ源層やアース層と表面の電子部品や回路
とを接続したり、上下の表面の回路を接続したりする技
術に関するものである、ｒ従米の技術１ 従米、多層プリント配線板の一例である４／ｌ！Ｉプリ
ント配線板は第３図に示すように３Ｎの絶縁層１ ａｔ
１ ｂ． １ ｃの２つの眉間に夫々電源層（ｖｃｃ
７１）２とアース層（Ｇ Ｎ Ｄ層）３とを別々に設け
ている。
つまり絶縁／Ｗ１ａと絶縁１＠１ｂとの間に電源層２を
設け、絶縁Ｎ１ｂと絶緑／ｔｌ １ ｃとの間に７ース
層３を設けてある。そして絶Ｊｉ ／ｌ １ ａ及び絶
Ｍ層１ｃの表面側に配置した電子部品４と電源層２及び
アース層３とを夫々電源用ヴ７イ７ホール５ａ’及びア
ース用ヴ７イ７ホール５ｂ’ を介して接続している。
設け、絶縁Ｎ１ｂと絶緑／ｔｌ １ ｃとの間に７ース
層３を設けてある。そして絶Ｊｉ ／ｌ １ ａ及び絶
Ｍ層１ｃの表面側に配置した電子部品４と電源層２及び
アース層３とを夫々電源用ヴ７イ７ホール５ａ’及びア
ース用ヴ７イ７ホール５ｂ’ を介して接続している。
また上下の表面の回路７間も接続用ヴアイアホール８′
にて接続している。
にて接続している。
［発明が解決しようとする課題］
ところで、上記従未例にあっては、２つの層間に別々に
電源層２と７−六Ｍ！Ｊ３とを設けてあるため、絶ｊｉ
ｌｌａの表面側に設けた電子部品４と７ース層３とは電
源層２を貫通して７−入用ヴアイアホール５ｂ′にて接
続しなければならなく、絶縁層１ｃの表面側に設けた電
子部品４と電ｍＭ２とはアース層３を貫通して電源用ヴ
アイアホール５ａ’にて接続しなければならない。この
ためヴＴイ７ホール５ａ’．５ｂ’ を電源層２やアー
ス層３に貫通させる部分には電ｉ８Ｘ層２やアース層３
に絶縁のためのクリアランス６を設けなければならなく
、構造が複雑になると共に配線密度が低くなるという問
題があり、しかも電［１］２やアースＩｒＩＩ３にヴア
イアホール５ａ’，ＳＬ＋″を貫通させるためイングク
タンス分が増加するという問題があった。
電源層２と７−六Ｍ！Ｊ３とを設けてあるため、絶ｊｉ
ｌｌａの表面側に設けた電子部品４と７ース層３とは電
源層２を貫通して７−入用ヴアイアホール５ｂ′にて接
続しなければならなく、絶縁層１ｃの表面側に設けた電
子部品４と電ｍＭ２とはアース層３を貫通して電源用ヴ
アイアホール５ａ’にて接続しなければならない。この
ためヴＴイ７ホール５ａ’．５ｂ’ を電源層２やアー
ス層３に貫通させる部分には電ｉ８Ｘ層２やアース層３
に絶縁のためのクリアランス６を設けなければならなく
、構造が複雑になると共に配線密度が低くなるという問
題があり、しかも電［１］２やアースＩｒＩＩ３にヴア
イアホール５ａ’，ＳＬ＋″を貫通させるためイングク
タンス分が増加するという問題があった。
また上下の回路７を接続するため電源層２やアースＮ３
を貫通するように接続用ヴアイアホール８′を設ける（
この場合も電源ノー２やアース層３との絶縁のためクリ
アランスを設ける）ためこの点でもイングクタンス分が
増加するという問題があった。
を貫通するように接続用ヴアイアホール８′を設ける（
この場合も電源ノー２やアース層３との絶縁のためクリ
アランスを設ける）ためこの点でもイングクタンス分が
増加するという問題があった。
本発明は叙述の点に鑑みてなされたものであって、本発
明の目的とするところは簡単な構造で電源層やアース層
と表面の電子部品や回路とを接続できると共に配線密度
を上げることがで慇、しかもインダクタンス分を増加さ
せないで高周波特性を向上できる多層プリント配線板を
提供するにある。
明の目的とするところは簡単な構造で電源層やアース層
と表面の電子部品や回路とを接続できると共に配線密度
を上げることがで慇、しかもインダクタンス分を増加さ
せないで高周波特性を向上できる多層プリント配線板を
提供するにある。
［課題を解決するための手段１
上記目的を達成するため本発明多層プリント配線板は、
複数ノーの絶縁層１ ａ， １ ｂ． １ ｃの層間に
おいて同一の眉間に電源層２とアース７１］３とを分離
して設け、表面の電子部品４や回路７と上記′ＩＬ源層
２や７−スＮ３とを電源用ヴアイ７ホール５ａ及びアー
ス用ヴ７イアホール５ｂを介して夫々接続し、上下の表
面の回路７間を、電源／ｉ１２とアース／９１３との開
の絶縁部分を貫通するように設けた接続用ヴァイアホー
ル８にて接続して成ることを特徴とする。
複数ノーの絶縁層１ ａ， １ ｂ． １ ｃの層間に
おいて同一の眉間に電源層２とアース７１］３とを分離
して設け、表面の電子部品４や回路７と上記′ＩＬ源層
２や７−スＮ３とを電源用ヴアイ７ホール５ａ及びアー
ス用ヴ７イアホール５ｂを介して夫々接続し、上下の表
面の回路７間を、電源／ｉ１２とアース／９１３との開
の絶縁部分を貫通するように設けた接続用ヴァイアホー
ル８にて接続して成ることを特徴とする。
［作用１
同一の層闇に形成された電ａ層２や７−ス／１３と表面
の電子部品４や回路７とを夫々電源用ヴアイアホール５
ａ及びアース用ヴアイアホール５ｂにて接続でき、従米
のように電源Ｍ２やアース／１３を貫通する電源用ヴア
イ７ホールやアース用ヴアイ７ホールを要せず接続でき
て構造を簡単にできると共に配線密度を上げることがで
きる。電源用ヴ７イアホール５ａやアース用ヴァイアホ
ール５ｂや接続用ヴアイアホール８を電源層２やアース
層３に貫通しないように設けることができてイングクタ
ンス分の増加をなくして高周波特性を向上できる． ［実施例］ 以下本発明の多層プリント配線板の一例としての４層プ
リント配線板の実施例により説明する。
の電子部品４や回路７とを夫々電源用ヴアイアホール５
ａ及びアース用ヴアイアホール５ｂにて接続でき、従米
のように電源Ｍ２やアース／１３を貫通する電源用ヴア
イ７ホールやアース用ヴアイ７ホールを要せず接続でき
て構造を簡単にできると共に配線密度を上げることがで
きる。電源用ヴ７イアホール５ａやアース用ヴァイアホ
ール５ｂや接続用ヴアイアホール８を電源層２やアース
層３に貫通しないように設けることができてイングクタ
ンス分の増加をなくして高周波特性を向上できる． ［実施例］ 以下本発明の多層プリント配線板の一例としての４層プ
リント配線板の実施例により説明する。
両面金属箔張り積層板Ａの上下両面に片面金属箔張り積
層板Ｂを積層して３者をプリプレグＣにて接着して４層
積層板が形成され、弟１図に示すように３Ｎの絶縁層１
ａｔ １ ｂ， １ ｃと４／！１の金属Ｍ層を有し
ている。両面金属箔張り積層板Ａは両面銅張り〃ラスエ
ボキシや両面銅張りガラスポリイミドなど樹脂積層板を
基板として両面に金属箔を積層したものであり、片面金
属張り積層板Ｂは片面鋼張りガラスエボキシや片面銅張
りガラスポリイミドなど樹脂積層板を基板として片面に
金属箔を積層しだらのである。絶縁層１ａと絶縁層１ｂ
との間の金属箔のＬ２／１は左右に分ｉ！ｆｌ１されて
右側に電源屑（ＶＣＣＩ）２を左側にアース！（ＧＮＤ
層）３を設けてある。絶縁層１ｂと絶ｊｉ ｆ＠ １
ｃとの開の會属箔のＬｊ層も左右に分割されて左側に電
源／！２を、右側に７一スＮＪ３を設けてある。電源Ｎ
２及びアースＮ３の対向する端縁はノグザグ状になって
いて電源Ｎ２とアース／１３との間にノグザグ状の絶縁
部分９を設けてある。絶縁層１ａ及びＭ緑層１ｃの表面
側の金属箔のＬ．，Ｌ．層には適宜パターンの回路７を
設けてあり、表面側の適所に電子部品４を搭載してある
。この電子部品４は例えばメモリー素子のようなサー７
エイスマウントデバイスであり、メモリー素子の場合に
は多数個並行に列設される。Ｌ，屑の電子部品４とＬ２
層の電源層２やアースＮｊ３とは夫々電気的に接続され
、［，，層の電子部品４とＬ，／１の電ａ／１２やアー
ス／［３とは夫々電気的に接続されている。っまりＬ．
１ｒ１の電子部品４の電源側端子とＬ２／Ｉの電源Ｉ饅
２とは絶縁Ｎ１ａを貫通する電源用ヴアイアホール（ｖ
ｉａ Ｉｉｏｌｅ） ５ ａにて接続され、Ｌｌ７１の
電子部品４のアースｍ端子とＬ２ＮＪのアース層３とは
絶縁層１ａを貫通するアース用ヴＴイ７ホール（ｖｉａ
ｈｏｌｅ）５ｂにて接続され、Ｌ，層の電子部品４の
電源側端子とＬ３層の電源層２とは絶縁層ＩＣを貫通す
る電源用ヴ７イ７ホール５ａにて接続され、Ｌ，層の電
子部品４のアース側端子とＬ，層のアース層３とは絶＃
ｉｔ／ｌ １ ｃを貫通する７−ス用ヴァイアホール５
ｂにて接続されている。本実施例の場合電源用ヴアイア
ホール５ａやアース用ヴアイアホール５ｂとしてＩ Ｖ
Ｈ（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ ｈｏｌｅ）
を用いているが、ＩＶＨ以外にヴアイアホールとして通
常のスルーホール（スルーホールを穿孔してスルーホー
ルメッキした）を用いても、その他のこれと同種の接続
方法を用いてもよい。Ｌｌ／ｌｍ及びＬ，層に搭載され
た電子部品４は適宜表面の回路７と接続される。また上
下の表面の回路７は接続用ヴアイアホール８にて接続さ
れるが、この接続用ヴァイアホール８は電源ｆｆｉ２と
アースＭ３との間の絶縁部分９を貫通するように設けら
れる。この接続用ヴァイアホール８として本実施例の場
合通常のスルーホール（スルーホールを穿孔してスルー
ホールメツキした）を用いているが、ＩＶＨでもその他
の同種の接続方法を用いてもよい。
層板Ｂを積層して３者をプリプレグＣにて接着して４層
積層板が形成され、弟１図に示すように３Ｎの絶縁層１
ａｔ １ ｂ， １ ｃと４／！１の金属Ｍ層を有し
ている。両面金属箔張り積層板Ａは両面銅張り〃ラスエ
ボキシや両面銅張りガラスポリイミドなど樹脂積層板を
基板として両面に金属箔を積層したものであり、片面金
属張り積層板Ｂは片面鋼張りガラスエボキシや片面銅張
りガラスポリイミドなど樹脂積層板を基板として片面に
金属箔を積層しだらのである。絶縁層１ａと絶縁層１ｂ
との間の金属箔のＬ２／１は左右に分ｉ！ｆｌ１されて
右側に電源屑（ＶＣＣＩ）２を左側にアース！（ＧＮＤ
層）３を設けてある。絶縁層１ｂと絶ｊｉ ｆ＠ １
ｃとの開の會属箔のＬｊ層も左右に分割されて左側に電
源／！２を、右側に７一スＮＪ３を設けてある。電源Ｎ
２及びアースＮ３の対向する端縁はノグザグ状になって
いて電源Ｎ２とアース／１３との間にノグザグ状の絶縁
部分９を設けてある。絶縁層１ａ及びＭ緑層１ｃの表面
側の金属箔のＬ．，Ｌ．層には適宜パターンの回路７を
設けてあり、表面側の適所に電子部品４を搭載してある
。この電子部品４は例えばメモリー素子のようなサー７
エイスマウントデバイスであり、メモリー素子の場合に
は多数個並行に列設される。Ｌ，屑の電子部品４とＬ２
層の電源層２やアースＮｊ３とは夫々電気的に接続され
、［，，層の電子部品４とＬ，／１の電ａ／１２やアー
ス／［３とは夫々電気的に接続されている。っまりＬ．
１ｒ１の電子部品４の電源側端子とＬ２／Ｉの電源Ｉ饅
２とは絶縁Ｎ１ａを貫通する電源用ヴアイアホール（ｖ
ｉａ Ｉｉｏｌｅ） ５ ａにて接続され、Ｌｌ７１の
電子部品４のアースｍ端子とＬ２ＮＪのアース層３とは
絶縁層１ａを貫通するアース用ヴＴイ７ホール（ｖｉａ
ｈｏｌｅ）５ｂにて接続され、Ｌ，層の電子部品４の
電源側端子とＬ３層の電源層２とは絶縁層ＩＣを貫通す
る電源用ヴ７イ７ホール５ａにて接続され、Ｌ，層の電
子部品４のアース側端子とＬ，層のアース層３とは絶＃
ｉｔ／ｌ １ ｃを貫通する７−ス用ヴァイアホール５
ｂにて接続されている。本実施例の場合電源用ヴアイア
ホール５ａやアース用ヴアイアホール５ｂとしてＩ Ｖ
Ｈ（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ ｈｏｌｅ）
を用いているが、ＩＶＨ以外にヴアイアホールとして通
常のスルーホール（スルーホールを穿孔してスルーホー
ルメッキした）を用いても、その他のこれと同種の接続
方法を用いてもよい。Ｌｌ／ｌｍ及びＬ，層に搭載され
た電子部品４は適宜表面の回路７と接続される。また上
下の表面の回路７は接続用ヴアイアホール８にて接続さ
れるが、この接続用ヴァイアホール８は電源ｆｆｉ２と
アースＭ３との間の絶縁部分９を貫通するように設けら
れる。この接続用ヴァイアホール８として本実施例の場
合通常のスルーホール（スルーホールを穿孔してスルー
ホールメツキした）を用いているが、ＩＶＨでもその他
の同種の接続方法を用いてもよい。
なお上記実施例では電′Ｉａ層２やアース層３を電子部
品４に電源用ヴアイアホール５ａやアース用ヴァイアホ
ール５ｂにて接続する実施例について述べたが、電源層
２やアース層３と表面の回路７とを接続する必要がある
場合には同様に電源用ヴアイアホールやアース用ヴアイ
アホールにて接続できる。また上記実施例では４Ｎプリ
ント配線板の実施例について述べたが、４層より多い多
層の多層プリント配線板にも同様に実施できる。
品４に電源用ヴアイアホール５ａやアース用ヴァイアホ
ール５ｂにて接続する実施例について述べたが、電源層
２やアース層３と表面の回路７とを接続する必要がある
場合には同様に電源用ヴアイアホールやアース用ヴアイ
アホールにて接続できる。また上記実施例では４Ｎプリ
ント配線板の実施例について述べたが、４層より多い多
層の多層プリント配線板にも同様に実施できる。
［発明の効果１
本発明は叙述の如く複数層の絶Ｉ＆層の眉間において同
一の眉間に電源層とアース層とを分離して設け、表面の
電子部品や回路と上記電源層やアース層とを電源用ヴア
イアホール及びアース用ヴアイアホールを介して夫々接
続しているので、内層の同一の層に設けた電源層やアー
ス層と表面側の電子部品や回路とを同一の絶縁層に貫通
する電源用ヴアイアホール及びアース用ヴアイアホール
にて接続できるものであって、従米のように電源層やア
ース層を貫通する電源用ヴ７イ７ホールやアース用ヴァ
イアホールを要せず接続できて従来に比べて構造を簡単
にできるものであると共に従来のよ）に電源層やアース
層に貫通する部分に絶縁のためのクリアランスを設けた
りする必妥がな《て配ＭＡ密度を上げることができるも
のであり、また電源用ヴァイアホールやアース用ヴァイ
アホールが電源層やアース層を貫通しないのでイングク
タンス分の増加の防止ができ、しかも上下の表面の回路
間を、電ａ層とアース層との間の絶縁部分を貫通するよ
うに設けた接続用ヴアイアホールにて接続しているので
、接続用ヴアイアホールが電源層やアース層を貫通せず
イングクタンス分の増加を防止でき、イングクタンス分
の増加を防止することにより商周波特性を向上できるも
のであり、さらに電源用ヴァイアホールやアース用ヴア
イアホールや接続用ヴＴイアホー．ルが電源層やアース
層を貫通しないので上下層のシールド効果を向上させる
ことができるものである。
一の眉間に電源層とアース層とを分離して設け、表面の
電子部品や回路と上記電源層やアース層とを電源用ヴア
イアホール及びアース用ヴアイアホールを介して夫々接
続しているので、内層の同一の層に設けた電源層やアー
ス層と表面側の電子部品や回路とを同一の絶縁層に貫通
する電源用ヴアイアホール及びアース用ヴアイアホール
にて接続できるものであって、従米のように電源層やア
ース層を貫通する電源用ヴ７イ７ホールやアース用ヴァ
イアホールを要せず接続できて従来に比べて構造を簡単
にできるものであると共に従来のよ）に電源層やアース
層に貫通する部分に絶縁のためのクリアランスを設けた
りする必妥がな《て配ＭＡ密度を上げることができるも
のであり、また電源用ヴァイアホールやアース用ヴァイ
アホールが電源層やアース層を貫通しないのでイングク
タンス分の増加の防止ができ、しかも上下の表面の回路
間を、電ａ層とアース層との間の絶縁部分を貫通するよ
うに設けた接続用ヴアイアホールにて接続しているので
、接続用ヴアイアホールが電源層やアース層を貫通せず
イングクタンス分の増加を防止でき、イングクタンス分
の増加を防止することにより商周波特性を向上できるも
のであり、さらに電源用ヴァイアホールやアース用ヴア
イアホールや接続用ヴＴイアホー．ルが電源層やアース
層を貫通しないので上下層のシールド効果を向上させる
ことができるものである。
第１図は本発明の一実施例の断面図、第２図は同上の電
源層やアース層部分を示す平面図、ｔＪｔＪ３図は従未
例の断面図であって、１ ａ， １ ｂ， １ ｃは絶
縁層、２は電源層、３はアース層、４は電子部品、５ａ
はＴｒＬ源用ヴアイアホール、５ｂはアース用ヴァイア
ホール、７は回路、８は接続用ヴァイアホールである。 代理人 弁理士 石 田 艮 七 第２図 手続相１正書（自発） 平成２年２月１０日 １）． 明細書を別紙訂正明細書の通り訂正致しま２）． 図面中第１図を別紙の通り訂正致します。 平成１年特許願第１］６６１９号 ２．発明の名称 多層プリント配線板
源層やアース層部分を示す平面図、ｔＪｔＪ３図は従未
例の断面図であって、１ ａ， １ ｂ， １ ｃは絶
縁層、２は電源層、３はアース層、４は電子部品、５ａ
はＴｒＬ源用ヴアイアホール、５ｂはアース用ヴァイア
ホール、７は回路、８は接続用ヴァイアホールである。 代理人 弁理士 石 田 艮 七 第２図 手続相１正書（自発） 平成２年２月１０日 １）． 明細書を別紙訂正明細書の通り訂正致しま２）． 図面中第１図を別紙の通り訂正致します。 平成１年特許願第１］６６１９号 ２．発明の名称 多層プリント配線板
Claims (1)
- ［１］複数層の絶縁層の層間において同一の層間に電源
層とアース層とを分離して設け、表面の電子部品や回路
と上記電源層やアース層とを電源用ヴァイアホール及び
アース用ヴァイアホールを介して夫々接続し、上下の表
面の回路間を、電源層とアース層との間の絶縁部分を貫
通するように設けた接続用ヴァイアホールにて接続して
成ることを特徴とする多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116619A JPH0638552B2 (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116619A JPH0638552B2 (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295192A true JPH02295192A (ja) | 1990-12-06 |
| JPH0638552B2 JPH0638552B2 (ja) | 1994-05-18 |
Family
ID=14691670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116619A Expired - Lifetime JPH0638552B2 (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638552B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226991A (ja) * | 1985-03-30 | 1986-10-08 | 日本メクトロン株式会社 | 多層回路基板 |
| JPS62241396A (ja) * | 1986-04-14 | 1987-10-22 | 日本電気株式会社 | 多層プリント配線板 |
-
1989
- 1989-05-10 JP JP1116619A patent/JPH0638552B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226991A (ja) * | 1985-03-30 | 1986-10-08 | 日本メクトロン株式会社 | 多層回路基板 |
| JPS62241396A (ja) * | 1986-04-14 | 1987-10-22 | 日本電気株式会社 | 多層プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638552B2 (ja) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5571608A (en) | Apparatus and method of making laminate an embedded conductive layer | |
| EP1443811A2 (en) | High speed circuit board and method for fabrication | |
| US20080117583A1 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| JPS5819160B2 (ja) | 多層プリント回路板 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JPH05243741A (ja) | 多層フレキシブルプリント配線板 | |
| JPH02295192A (ja) | 多層プリント配線板 | |
| JPH11298097A (ja) | プリント配線板 | |
| JP2010062180A (ja) | 多層プリント配線板 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP2006344887A (ja) | プリント配線板およびその製造方法 | |
| CN217116493U (zh) | 一种柔性电路板、显示模组及电子设备 | |
| JPH0316299Y2 (ja) | ||
| JPH02295191A (ja) | 多層プリント配線板 | |
| JPH0614599B2 (ja) | 多層プリント配線板 | |
| JPH1140949A (ja) | 多層配線板と面付部品の実装構造 | |
| JPH07106720A (ja) | 電子部品搭載用基板 | |
| JPS60113991A (ja) | 多層プリント基板 | |
| JP2000058987A (ja) | 回路基板 | |
| JPH0774473A (ja) | 電子部品搭載用基板 | |
| JPH02155290A (ja) | プリント配線基板 | |
| JPS62200798A (ja) | 多層基板 | |
| JP2004172329A (ja) | 多層プリント配線板、回路モジュールおよび電子機器 | |
| JPH02249290A (ja) | プリント配線基板 |