JPH02296293A - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPH02296293A JPH02296293A JP1117091A JP11709189A JPH02296293A JP H02296293 A JPH02296293 A JP H02296293A JP 1117091 A JP1117091 A JP 1117091A JP 11709189 A JP11709189 A JP 11709189A JP H02296293 A JPH02296293 A JP H02296293A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- data
- border
- pattern data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＴＶ等の画面にキャラクタを表示させる画面
表示装置の改良に関するもので、特にキャラクタの反転
出力及びキャラクタの反転出力の縁どりに関するもので
ある。
表示装置の改良に関するもので、特にキャラクタの反転
出力及びキャラクタの反転出力の縁どりに関するもので
ある。
第３図は従来の画面表示装置を示すブロック図で、図に
おいて１はキャラクタのパターンデータを記憶している
キャラクタ記憶回路、２はキャラクタ記憶回路１の任意
のパターンデータを指定するデータを記憶する表示記憶
回路、３はキャラクタ記憶回路】からの出力データを表
示記憶回路からのデータで反転あるいは非反転する選択
回路、４は選択回路３より出力したパラレル出力をシリ
アル出力に変換するシフトレジスタ、５は縁どりデータ
を発生する縁どり発生回路、６は表示器に対して出力す
る表示出力回路、１０は表示器である。
おいて１はキャラクタのパターンデータを記憶している
キャラクタ記憶回路、２はキャラクタ記憶回路１の任意
のパターンデータを指定するデータを記憶する表示記憶
回路、３はキャラクタ記憶回路】からの出力データを表
示記憶回路からのデータで反転あるいは非反転する選択
回路、４は選択回路３より出力したパラレル出力をシリ
アル出力に変換するシフトレジスタ、５は縁どりデータ
を発生する縁どり発生回路、６は表示器に対して出力す
る表示出力回路、１０は表示器である。
第４図は第３図の選択回路３の構成を示す回路図で、図
において、７ａ〜７ｆは第１のインバータ回路、８は第
２のインバータ回路、９ａ〜９ｆはセレクト回路である
。第５図は第３図の縁どり発生回路５の構成を示す回路
図、第６図は基本データを第５図の縁どり発生回路を使
用して縁どりさせたキャラクタの表示を示す図で、（ａ
）図は基本データ、（ｂ１図は基本データに縁どりをつ
けた場合、（ｃ）図は反転表示、（ｄ１図は反転データ
に縁どりを、つけた場合である。
において、７ａ〜７ｆは第１のインバータ回路、８は第
２のインバータ回路、９ａ〜９ｆはセレクト回路である
。第５図は第３図の縁どり発生回路５の構成を示す回路
図、第６図は基本データを第５図の縁どり発生回路を使
用して縁どりさせたキャラクタの表示を示す図で、（ａ
）図は基本データ、（ｂ１図は基本データに縁どりをつ
けた場合、（ｃ）図は反転表示、（ｄ１図は反転データ
に縁どりを、つけた場合である。
次に動作について説明する。表示記憶回路２に記憶さね
でいる記憶゛データを順番ｌこキャラクタ記憶回路］に
対して出力する。この時、記憶データはキャラクタ記憶
回路１の記憶するパターンデータを指定するものである
。指定さｊたパターンデータは選択回路３に出力し１表
示記憶回路２より別に出力したデータにより、反転ある
いは非反転してシフトレジスタ４へ出力する。このとき
の動作を第４図について説明すると、キャラクタ記憶回
路ｌより出力されたパターンデータをＮビットとすると
、Ｎ個のセレクト回路９８〜９ｆＩζより入力されたパ
ターンデータＮビットを第１のインバータ回路を通して
出力するか、あるいは通さずに出力するかを表示記憶回
路２の残りの出力で選択する。シフトレジスタ４は受は
取ったパラレルのパターンデータをシリアルのパターン
データに変換して、縁どり発生回路５へ出力する。縁ど
り発生回路５は縁どりデータとシリアルのパターンデー
タを表示出力回路６へ出力して、表示出力回路６でパタ
ーンデータと縁どりデータを合成して表示器１０ｉこ出
力する。ここで縁どり発生回路５を第５図の縁どり発生
回路を使って縁どりデータの発生について説明する。シ
リアルのパターンデータのＤ−ＦＦ３段につないだもの
に入力してＣＫのクロックでシフトする。縁どりデータ
はパターンデータ出力の前後でＯＲ回路を通してＯＲさ
ね、パターンデータ出力のあるときは縁どりデータを発
生させないため瓜回路を通して出力する。
でいる記憶゛データを順番ｌこキャラクタ記憶回路］に
対して出力する。この時、記憶データはキャラクタ記憶
回路１の記憶するパターンデータを指定するものである
。指定さｊたパターンデータは選択回路３に出力し１表
示記憶回路２より別に出力したデータにより、反転ある
いは非反転してシフトレジスタ４へ出力する。このとき
の動作を第４図について説明すると、キャラクタ記憶回
路ｌより出力されたパターンデータをＮビットとすると
、Ｎ個のセレクト回路９８〜９ｆＩζより入力されたパ
ターンデータＮビットを第１のインバータ回路を通して
出力するか、あるいは通さずに出力するかを表示記憶回
路２の残りの出力で選択する。シフトレジスタ４は受は
取ったパラレルのパターンデータをシリアルのパターン
データに変換して、縁どり発生回路５へ出力する。縁ど
り発生回路５は縁どりデータとシリアルのパターンデー
タを表示出力回路６へ出力して、表示出力回路６でパタ
ーンデータと縁どりデータを合成して表示器１０ｉこ出
力する。ここで縁どり発生回路５を第５図の縁どり発生
回路を使って縁どりデータの発生について説明する。シ
リアルのパターンデータのＤ−ＦＦ３段につないだもの
に入力してＣＫのクロックでシフトする。縁どりデータ
はパターンデータ出力の前後でＯＲ回路を通してＯＲさ
ね、パターンデータ出力のあるときは縁どりデータを発
生させないため瓜回路を通して出力する。
ただし、選択回路３でパターンデータを反転した場合、
第６図（ａ＞で示す基本データでの縁どり第６図（ｂ）
と、第６図（ｅＨζ示し７た反転データでの縁どり第６
図（ｄ）と異なった縁どりが生じてしまう。
第６図（ａ＞で示す基本データでの縁どり第６図（ｂ）
と、第６図（ｅＨζ示し７た反転データでの縁どり第６
図（ｄ）と異なった縁どりが生じてしまう。
従来の画面表示装置は以上のようＩＣ構成されていたの
で、基本データでの縁どりと反転データでの縁どれでは
、異なった縁どれデータを発生してしまい、又選択回路
はシフトレジスタに入るデータの数だけセレクト回路が
必要である等の問題点があった。
で、基本データでの縁どりと反転データでの縁どれでは
、異なった縁どれデータを発生してしまい、又選択回路
はシフトレジスタに入るデータの数だけセレクト回路が
必要である等の問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、基本データでの縁どりと反転データでの縁ど
りが同一にするとともに、セレクト回路の個数を減らす
ことができる画面表示装置を得ることを目的とする。
たもので、基本データでの縁どりと反転データでの縁ど
りが同一にするとともに、セレクト回路の個数を減らす
ことができる画面表示装置を得ることを目的とする。
この発明に係る画面表示装置はキャラクタ記憶回路とシ
フトレジスタの間にあった選択回路を縁どり発生回路の
後に設け、セレクト回路の数を大幅に減らすようにした
ものである。
フトレジスタの間にあった選択回路を縁どり発生回路の
後に設け、セレクト回路の数を大幅に減らすようにした
ものである。
［作用〕
この発明における選択回路は縁どり発生回路の後に設け
られ、縁どりデータを発生してから、パターンデータを
反転あるいは非反転するため、基本データでの縁どりと
反転データでの縁どりを同一にすることが出来るととも
に、パラレルのパターンデータを選択回路の中に入力し
ていたのに対してシリアルのパターンデータを選択回路
の中に入力するためセレクト回路の数を軽減でき、又Ｉ
Ｃ化する場合チップ面積を小さくできる。
られ、縁どりデータを発生してから、パターンデータを
反転あるいは非反転するため、基本データでの縁どりと
反転データでの縁どりを同一にすることが出来るととも
に、パラレルのパターンデータを選択回路の中に入力し
ていたのに対してシリアルのパターンデータを選択回路
の中に入力するためセレクト回路の数を軽減でき、又Ｉ
Ｃ化する場合チップ面積を小さくできる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による画面表示装置のブロ
ック図で、図において、１はキャラクタのパターンデー
タを記憶しているキャラクタ記憶回路、２はキャラクタ
記憶回路１の任意のパターンデータを指定するデータを
記憶する表示記憶回路、３は縁どり発生回路からのキャ
ラクタのパターンデータを表示記憶回路からのデータで
反転ゐるいは非反転する選択回路、４はキャラクタ記憶
回路１より出力【７たパラレル出力をシリアル出力に変
換するシフトレジスタ、５は縁どりデータを発生する縁
どり発生回路、６は表示器に対して出力する表示出力回
路、１０は表示器である。第２図は第１図の選択回路３
の構成を示す回路図で、図において、７は第１のインバ
ータ回路、８は第２のインバータ回路、９はセレクト回
路である。
ック図で、図において、１はキャラクタのパターンデー
タを記憶しているキャラクタ記憶回路、２はキャラクタ
記憶回路１の任意のパターンデータを指定するデータを
記憶する表示記憶回路、３は縁どり発生回路からのキャ
ラクタのパターンデータを表示記憶回路からのデータで
反転ゐるいは非反転する選択回路、４はキャラクタ記憶
回路１より出力【７たパラレル出力をシリアル出力に変
換するシフトレジスタ、５は縁どりデータを発生する縁
どり発生回路、６は表示器に対して出力する表示出力回
路、１０は表示器である。第２図は第１図の選択回路３
の構成を示す回路図で、図において、７は第１のインバ
ータ回路、８は第２のインバータ回路、９はセレクト回
路である。
次に動作について説明する。表示記憶回路２に記憶さね
ている記憶データを順番ｔＣキャラクタ記憶回路１に対
して出力する。この時、記憶データはキャラクタ記憶回
路１の記憶するパターンデータを指定するものである。
ている記憶データを順番ｔＣキャラクタ記憶回路１に対
して出力する。この時、記憶データはキャラクタ記憶回
路１の記憶するパターンデータを指定するものである。
指定されたパラレルのパターンデータはシフトレジスタ
４へ出力される。
４へ出力される。
シフトレジスタ４はシリアルデータを縁どり発生回路５
へ出力し、縁どり発生回路は縁どりデータを発生し、シ
リアルのパターンデータを通してパターンデータを選択
回路３へ、縁どりデータを表示出力回路６へ出力する。
へ出力し、縁どり発生回路は縁どりデータを発生し、シ
リアルのパターンデータを通してパターンデータを選択
回路３へ、縁どりデータを表示出力回路６へ出力する。
パターンデータを受けた選択回路３は表示記憶回路２よ
り別に出力されたデータにより反転、あるいは非反転さ
ねて表示出力回路６へ出力する。この時の動作を第２図
によって説明する。縁どり発生回路５より出力されたパ
ターンデータをセレクト回路９により、入力したパター
ンデータを第１のインバータ回路７を通して出力するか
、あるいは通さずに出力するかを表示記憶回路２の残り
のデータで選択する。表示出力回路６は縁どりデータと
パターンデータの反転、あるいは非反転のものを合成し
て表示器１０に出力する。なお、縁どり発生回路５につ
いては前記・従来のものと同一である。
り別に出力されたデータにより反転、あるいは非反転さ
ねて表示出力回路６へ出力する。この時の動作を第２図
によって説明する。縁どり発生回路５より出力されたパ
ターンデータをセレクト回路９により、入力したパター
ンデータを第１のインバータ回路７を通して出力するか
、あるいは通さずに出力するかを表示記憶回路２の残り
のデータで選択する。表示出力回路６は縁どりデータと
パターンデータの反転、あるいは非反転のものを合成し
て表示器１０に出力する。なお、縁どり発生回路５につ
いては前記・従来のものと同一である。
従って選択回路３の前で縁どりデータが発生するため、
パターンデータの反転データでの縁どりとパターンデー
タの非反転データでの縁どりとを同一に出来る。
パターンデータの反転データでの縁どりとパターンデー
タの非反転データでの縁どりとを同一に出来る。
よって、従来はパラレルのパターンデータを反転、ある
いは非反転するためにＮ個のセレクト回路９ａ〜９ｆが
必要であったのに対して、この実施例ではシリアルのパ
ターンデータを反転あるいは非反転するために、セレク
ト回路９を１個で構成することが出来る。
いは非反転するためにＮ個のセレクト回路９ａ〜９ｆが
必要であったのに対して、この実施例ではシリアルのパ
ターンデータを反転あるいは非反転するために、セレク
ト回路９を１個で構成することが出来る。
なお、上記実施例では縁どり発生回路を第５図のように
構成した場合を示したが、縁どりを発生できる回路でゐ
ねばどのようなものでもよい。また、縁どりのためにシ
フトレジスタ４を複数使うものでもシフトレジスタ４の
出力を縁どり発生回路で縁どりデータと、パターンデー
タを出力できるものならばどのようなものでもよい。
構成した場合を示したが、縁どりを発生できる回路でゐ
ねばどのようなものでもよい。また、縁どりのためにシ
フトレジスタ４を複数使うものでもシフトレジスタ４の
出力を縁どり発生回路で縁どりデータと、パターンデー
タを出力できるものならばどのようなものでもよい。
以上のよう−ここの発明によれば、キャラクタ記憶回路
とシフトレジスタの間にあった選択回路を縁どり発生回
路の後に設けたので、基本データでの縁どりと反転デー
タでの縁どりを同一にすることが出来るとともに、選択
回路のセレクト回路の数を軽減でき、ＩＣ化する場合チ
ップ面積を小さくすることができる効果がある。
とシフトレジスタの間にあった選択回路を縁どり発生回
路の後に設けたので、基本データでの縁どりと反転デー
タでの縁どりを同一にすることが出来るとともに、選択
回路のセレクト回路の数を軽減でき、ＩＣ化する場合チ
ップ面積を小さくすることができる効果がある。
第】図はこの発明の一実施例による画面表示装置のブロ
ック図、第２図は第１図の選択回路の回路図、第３図は
従来の画面表示装置を示すブロック図、第４図は第３図
の選択回路の回路図、第５図は第１図及び第３図の中の
縁どり発生回路の一実施例を示すブロック図、第６図（
ａ）〜（ｄｌは基本データを第５図の縁どり発生回路を
使用して縁どりさせたキャラクタの表示を示す説明図、
第７図は第６図に示した基本データを反転したデータを
第５図の縁どり発生回路を使用し、縁どりした図である
。 図において、１はキャラクタ記憶回路、２は表示記憶回
路、３は選択回路、４はシフトレジスタ、５は縁どり発
生回路、６は表示出力回路、７は第］のインバータ回路
、８は第２のインバータ回路、９はセレクト回路を示す
。 なお、図中、同一符号Ｅこは同一、または相当部分を示
す。
ック図、第２図は第１図の選択回路の回路図、第３図は
従来の画面表示装置を示すブロック図、第４図は第３図
の選択回路の回路図、第５図は第１図及び第３図の中の
縁どり発生回路の一実施例を示すブロック図、第６図（
ａ）〜（ｄｌは基本データを第５図の縁どり発生回路を
使用して縁どりさせたキャラクタの表示を示す説明図、
第７図は第６図に示した基本データを反転したデータを
第５図の縁どり発生回路を使用し、縁どりした図である
。 図において、１はキャラクタ記憶回路、２は表示記憶回
路、３は選択回路、４はシフトレジスタ、５は縁どり発
生回路、６は表示出力回路、７は第］のインバータ回路
、８は第２のインバータ回路、９はセレクト回路を示す
。 なお、図中、同一符号Ｅこは同一、または相当部分を示
す。
Claims (1)
- 複数個の画素を１ドットとして使用し複数ドットで１キ
ャラクタを構成して、１個あるいは複数個のキャラクタ
を表示する画面表示装置において、複数のキャラクタの
パターンデータを記憶しているキャラクタ記憶回路と、
このキャラクタ記憶回路の任意のパターンデータを指定
するための表示記憶回路と、前記キャラクタ記憶回路の
出力であるパターンデータのパラレル（並列）出力をシ
リアル（直列）出力に変換するシフトレジスタと、この
シフトレジスタの出力を入力に持ちパターンデータを一
方の出力とし、パターンデータの示すドットの周りに縁
どる縁どりデータを他方の出力に持つ縁どり発生回路と
、前記表示記憶回路からの情報で縁どり発生回路の一方
出力であるパターンデータを反転或いは非反転のデータ
を選択する選択回路と、前記縁どり発生回路の他の出力
である縁どりデータと、前記選択回路の出力データとを
表示器に対して出力する表示出力回路を備えたことを特
徴とする画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117091A JPH02296293A (ja) | 1989-05-10 | 1989-05-10 | 画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117091A JPH02296293A (ja) | 1989-05-10 | 1989-05-10 | 画面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02296293A true JPH02296293A (ja) | 1990-12-06 |
Family
ID=14703174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1117091A Pending JPH02296293A (ja) | 1989-05-10 | 1989-05-10 | 画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02296293A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147296A (ja) * | 1990-10-11 | 1992-05-20 | Nec Ic Microcomput Syst Ltd | フチどり表示方式 |
| JPH04366995A (ja) * | 1991-06-14 | 1992-12-18 | Rohm Co Ltd | 映像表示装置 |
-
1989
- 1989-05-10 JP JP1117091A patent/JPH02296293A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147296A (ja) * | 1990-10-11 | 1992-05-20 | Nec Ic Microcomput Syst Ltd | フチどり表示方式 |
| JPH04366995A (ja) * | 1991-06-14 | 1992-12-18 | Rohm Co Ltd | 映像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| JPH02296293A (ja) | 画面表示装置 | |
| JPS58159578A (ja) | 表示装置 | |
| JPS63236088A (ja) | パタ−ン表示信号発生装置 | |
| JPS60123888A (ja) | 表示文字縁取発生回路 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
| JPS59178492A (ja) | 表示方式 | |
| JPS63260263A (ja) | 画像処理装置 | |
| JPS6218595A (ja) | 表示装置 | |
| JPH0418048Y2 (ja) | ||
| KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
| JPS59121086A (ja) | エツジ発生回路 | |
| SU1679536A1 (ru) | Устройство дл формировани знаков на экране телевизионного индикатора | |
| JPS6111803Y2 (ja) | ||
| JPH09281924A (ja) | 駆動装置 | |
| JPS6175380A (ja) | クロツク切換回路 | |
| JPS585786A (ja) | カラ−表示装置 | |
| JPS6337382A (ja) | 表示制御装置 | |
| JPS60244995A (ja) | シフト回路 | |
| JPS6183593A (ja) | Ｌｃｄにおける表示修飾制御方式 | |
| JPS61139888A (ja) | 画像演算装置 | |
| JPS61272784A (ja) | 表示制御装置 | |
| JPH0693183B2 (ja) | 表示装置の表示制御回路 | |
| JPS58187989A (ja) | 表示メモリ回路 |