JPH02296332A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02296332A
JPH02296332A JP11710489A JP11710489A JPH02296332A JP H02296332 A JPH02296332 A JP H02296332A JP 11710489 A JP11710489 A JP 11710489A JP 11710489 A JP11710489 A JP 11710489A JP H02296332 A JPH02296332 A JP H02296332A
Authority
JP
Japan
Prior art keywords
insulating film
layer wiring
interlayer insulating
lower layer
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11710489A
Other languages
English (en)
Inventor
Naoji Kaneko
直司 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11710489A priority Critical patent/JPH02296332A/ja
Publication of JPH02296332A publication Critical patent/JPH02296332A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） この発明は、半導体装置の製造方法に係り、特に平坦化
した層間絶縁膜の形成方法に関するものである。
（従来技術） 第３図は従来の眉間絶縁膜の形成方法を用いた半導体装
置の断面図である。この図において、１はシリコン基板
、２はこのシリコン基板１上に形成された絶縁膜、３は
この絶縁膜２上に形成された下層配線、４は全面に形成
された層間絶縁膜、５は前記層間絶縁膜４の上に形成さ
れた上層配線である。
次に第４図（ａ）〜（ｄ）によりその形成方法について
説明する。
シリコン基板１に形成された絶縁膜２上全面に下層配線
膜３゛を形成しく第４図（ａ））、これを任意の形状に
加工し、下層配線３を配置する（第４図（ｂ））。
次いで眉間絶縁膜４を下層配線３を含む全面に形成する
。この時、層間絶縁膜４の表面は下層配線３の段差がそ
のまま現れ凹凸の大きな表面となる（第４図（Ｃ））。
さらに、この眉間絶縁膜４上に上層配線５を形成する（
第４図（ｄ））。
〔発明が解決しようとする課題） 従来の層間絶縁膜４は、以上のようにして形成されるの
で、眉間絶縁膜４０表面の凹凸が大きいため、その上に
形成された上層配線５を加工する際、加工が困難で、か
つ複雑であり、また、層間絶縁膜４の凹凸部での上、下
層配線５，３間士の短絡あるいは断線等が発生しやすい
なとの問題点があった。
この発明は、上記のような問題点を解消するためなされ
たもので、眉間絶縁膜表面を平坦化するとともに、さら
に、上層配線同士の断線、短絡のない半導体装置の製造
方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、半導体基板上
に配置された下層配線上に層間絶縁膜を形成し、前記下
層配線と交差する部分の前記層間絶縁膜の凸状部を選択
的に除去した後、その上に眉間絶縁膜を堆積形成するこ
とにより、層間絶縁膜表面を平坦化した後、さらにその
上に上層配線を形成する工程により、多層配線構造を形
成するものである。
〔作用〕
この発明においては、下層配線と上層配線の交差する部
分の層間絶縁膜の凸状部を選択的に除去し、その上に層
間絶縁膜を堆積形成させることから、眉間絶縁膜表面が
平坦化され、さらにその上に形成される多層配線層も平
坦化されて形成される。
〔実施例〕
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の一実施例による半導体装置の部分断
面図である。この図て、第３図と同一符号は同しものを
示し、４ａは前記下層配線３で生じる段差部分、すなわ
ち下層配線３上に形成された層間絶縁膜の凸状部の層間
絶縁膜を除去（エツチング）し、段差を軽減させること
を目的とした第１の層間絶縁膜、４ｂは前記第１の層間
絶縁膜４ａを形成後、その上および露出した下層配線３
上に形成した第２の層間絶縁膜であり、この上に上層配
線５が形成されている。
次に、第２図（ａ）〜（ｆ）によりその形成力ン去につ
いて説明する。
半導体基板、例えばシリコン基板１上に形成された絶縁
膜２上全面に下層配線膜３“を形成しく第２図（ａ））
、任意の形状に加工し、下層配線３を配置する（第２図
（ｂ））。次いで、第１の層間絶縁膜４ａを全面に形成
する。この第１の層間絶縁膜４ａは、表面平坦化が主目
的であるため、堆積形成させる膜の厚さは、下層配線３
の厚さと同程度か、それ以上の厚さが必要である（第２
図（Ｃ））。
次いで、エツチングにより、下層配線３と上層配線５か
交差する部分、すなわち下層配線３により第１の層間絶
縁膜４ａの凸状部を選択的に除去する（第２図（ｄ））
。次いで、第２の層間絶縁膜４ｂを堆積形成しく第２図
（ｅ））、その上に上層配線５を形成することにより（
第２図（ｆ））、下層配線３と上層配線５間の層間絶縁
膜が形成される。
なお、上記実施例では、２つの配線間の場合について説
明したが、配線層が２つ以上の多層配線においても、各
々の配線層間の層間絶縁膜に適用してもよく、上記実施
例と同様の効果を奏する。
〔発明の効果〕
以上説明したように、この発明は半導体基板上に配置さ
れた下層配線上に層間絶縁膜を形成し、前記下層配線と
交差する部分の前記層間絶縁膜の凸状部を選択的に除去
した後、その上に眉間絶縁膜を堆積形成することにより
、層間絶縁膜表面を平坦化した後、さらにその上に上層
配線を形成する工程により、多層配線構造を形成するの
で、層間絶縁膜の表面を平坦化することができ、上層配
線の加工が容易になり、また、上層配線の断面短絡等が
少ない信頼性の高い半導体装置が得られる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置の断面図
、第２図はこの発明の製造方法を説明するための工程断
面図、第３図は従来の半導体装置の断面図、第４図は従
来の製造方法を説明するための工程断面図である。 図において、１はシリコン基板、２は絶縁膜、３は下層
配線、４ａは第１の層間絶縁膜、４ｂは第２の層間絶縁
膜、 ５は上層配線である。 なお、 各図中の同 符号は同 または相当部分 を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に配置された下層配線上に層間絶縁膜を形
    成し、前記下層配線と交差する部分の前記層間絶縁膜の
    凸状部を選択的に除去した後、その上に層間絶縁膜を堆
    積形成することにより、層間絶縁膜表面を平坦化した後
    、さらにその上に上層配線を形成する工程により、多層
    配線構造を形成することを特徴とする半導体装置の製造
    方法。
JP11710489A 1989-05-10 1989-05-10 半導体装置の製造方法 Pending JPH02296332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11710489A JPH02296332A (ja) 1989-05-10 1989-05-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11710489A JPH02296332A (ja) 1989-05-10 1989-05-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02296332A true JPH02296332A (ja) 1990-12-06

Family

ID=14703502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11710489A Pending JPH02296332A (ja) 1989-05-10 1989-05-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02296332A (ja)

Similar Documents

Publication Publication Date Title
JPH02296332A (ja) 半導体装置の製造方法
JPS61107746A (ja) 半導体装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPS61239646A (ja) 多層配線の形成方法
JPH02156537A (ja) 半導体装置の製造方法
JPS6235537A (ja) 半導体装置及びその製造方法
JPS584944A (ja) 半導体集積回路の製造方法
JPS6381833A (ja) 半導体装置の製造方法
JPS63293948A (ja) 層間絶縁膜の形成方法
JPS62296443A (ja) 半導体装置及びその製造方法
JPS61172350A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS59215748A (ja) 半導体装置の製造方法
JPS6132555A (ja) 多層配線構造の形成方法
JPS60119753A (ja) 半導体装置の製造方法
JPS61181146A (ja) 半導体装置の製造方法
JPS5994847A (ja) 半導体装置の製造方法
JPH01191445A (ja) 半導体装置の製造方法
JPS63308346A (ja) 半導体装置
JPS60251645A (ja) 半導体基板の多層配線形成方法
JPS6235646A (ja) 半導体装置の製造方法
JPS60202954A (ja) 半導体装置の製造方法
JPH02105529A (ja) 半導体装置の製造方法
JPS59178750A (ja) 半導体装置の製造方法
JPS6365645A (ja) 半導体装置の製造方法