JPH02278452A - 伝送用バッファメモリの管理方法 - Google Patents

伝送用バッファメモリの管理方法

Info

Publication number
JPH02278452A
JPH02278452A JP1100522A JP10052289A JPH02278452A JP H02278452 A JPH02278452 A JP H02278452A JP 1100522 A JP1100522 A JP 1100522A JP 10052289 A JP10052289 A JP 10052289A JP H02278452 A JPH02278452 A JP H02278452A
Authority
JP
Japan
Prior art keywords
buffer memory
transmission
buffer
transmission data
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1100522A
Other languages
English (en)
Inventor
Naoki Kato
直樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1100522A priority Critical patent/JPH02278452A/ja
Publication of JPH02278452A publication Critical patent/JPH02278452A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はデータ伝送時に用いられる伝送用バッファメモ
リの管理方法に関する。
(従来の技術) データ伝送を行う場合、例えば伝送データを受信する場
合は受信した伝送データを一旦バツファメモリに記憶し
、この後にこのバッファメモリに記憶された伝送データ
に対して所定の処理が行なわれる。ところで、バッファ
メモリはCPU(中央処理装置)によって管理されてい
るが、この管理方法には次の2方法が行なわれている。
第1の方法は、伝送データの送受信を開始する時点にこ
の送受信に必要な容量のメモリエリアをバッファメモリ
として確保し、この確保されたバッファメモリを使用し
て伝送データの送受信を行う。
そして、伝送データの送受信が終了すると、バッファメ
モリは開放される。又、第2の方法は、伝送データの送
受信に使用するバッファメモリを予め確保し、伝送デー
タの送受信を開始する時点にCPUから伝送装置ヘバッ
ファメモリのアドレスを通知するとともに動作開始指令
を発する。これにより、伝送装置はバッファメモリを通
して伝送データの送受信を行う。そして、送受信が終了
すると伝送装置から動作完了信号がCPUへ送出され、
この動作完了信号を受けてCPUはバッファメモリのア
ドレスに従ってこのメモリから伝送データを読み取って
処理を行う。
しかしながら、以上のような管理方法では次のような問
題がある。第1の方法では送受信の開始/終了毎にバッ
ファメモリを確保、開放しなければならず、これら確保
、開放に時間がかかる。又、送受信の内容によってバッ
ファメモリの容量が異なるため、送受信毎にバッファメ
モリを確保する処理が非常に複雑となる。又、第2の方
法ではCPUと伝送装置との間での各信号の交換が必要
であるので、CPUは伝送装置の性能やその環境に合せ
た処理を行うことになるため、バッファメモリの管理が
複雑となる。
(発明が解決しようとする課題) 以上のようにいずれの方法でもバッファメモリの管理が
複雑なものであった。
そこで本発明は、簡単にバッファメモリの管理ができ、
そのうえバッファメモリの使用状態がわかる伝送用バッ
ファメモリの管理方法を提供することを目的とする。
[発明の構成] (課題を解決するための手段と作用) このような手段を備えたことにより、所望容量のバッフ
ァメモリを複数設けてこれらバッファメモリにそれぞれ
伝送データの送受信の順を示す符号を設定し、これら符
号に従って前記各バッファメモリに伝送データを記憶し
て処理する伝送用バッファメモリの管理方法である。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明方法を適用した伝送システムの一部構成
図である。CPUIにはバス(データバス、アドレスバ
ス及びコントロールバスヲ含ム)2を介してRAM (
ランダム・アクセス・メモリ)3、ROM(リード・オ
ンリ・メモリ)4、■10(インプット/アウトプット
)ボート5及び伝送用バッファメモリ6が接続されてい
る。I10ポート5には伝送装置7が接続され、この伝
送装置7は他の箇所に設けられた伝送装置8と伝送ライ
ン9を介して接続されている。一方、伝送用バッファメ
モリ6には複数のバッファメモリ6−1〜6−nが形成
されている。これらバッファメモJ6−1〜6−nは第
2図に示すようにそれぞれ制御エリアSが形成されてお
り、この制御エリアSには次のバッファメモリを示すア
ドレス1動作開始要求発行信号、動作完了信号及びプロ
グラム番号がセットされる各エリアが形成されている。
ここで、次のバッファメモリを示すアドレスは、例えば
伝送データを受信した場合、先ず受信した伝送データを
バッファメモリ6−1に記憶し、次にバッファメモリ6
−2に記憶し、さらにバッファメモリ6−31こ5己憶
すると、バッフ7メモリ6−1にはバッファメモリ6−
2のアドレスが記憶され、バッファメモリ6−2にはバ
ッファメモリ6−3のアドレスが記憶される。しかるに
、各バッファメモリ6−1〜6−nはキュー構造(待ち
行列構造)に形成されている。又、ROM4には伝送を
実行するためのアプリケーションプログラムや伝送デー
タの処理のためのプログラム等が記憶されている。
次に上記の如く構成されたシステムの作用について第3
図に示すアプリケーションプログラムの流れ図に従って
説明する。伝送データの送受信を開始する時点でCPU
Iはステップs1においてアプリケーションプログラム
におけるプログラム番号(タスク番号)をバッファメモ
リ6−1のプログラム番号エリアにセットする。これに
より、CPUIはバッファメモリ6−1に対する使用権
を獲得する。次にCPUIはステップs2において伝送
装置7に対して動作開始指令を発し、次のステップs3
においてバッフ7メモリ6−1の動作開始要求発行信号
エリアをセットする。かくして、伝送装置7と伝送装置
8との間でデータの伝送が行なわれる。ここで、伝送装
置7が伝送データを受信すれば、この受信された伝送デ
ータはI10ポート5を通してバッファメモリ6−1に
順次記憶される。そうして、バッファメモリ6−1に伝
送データが記憶されて残容量が無くなると1、CP U
 1はステップs6においてバッファメモリ6−1の動
作完了信号エリアをセットし、同メモリ6−1の動作開
始要求発行信号エリア及び動作完了信号エリアをクリア
する。これによって、CPUIはバッファメモリ6−1
の使用権を放棄する。次にCPUIは再びステップsl
に戻ってアプリケーションプログラムにおけるプログラ
ム番号(タスク番号)をバッファメモリ6−2のプログ
ラム番号エリアにセットする。これにより、CPUIは
バッファメモリ6−1に対する使用権を獲得し、次に伝
送装置7に対して動作開始指令を発してさらにバッファ
メモリ6−2の動作開始要求発行信号エリアをセットす
る。これにより、受信された伝送データはI10ポート
5を通してバッファメモリ6−2に順次記憶される。以
下、同様に受信された伝送データはバッファメモリ6−
3.6−4・・・に記憶される。そうして、データ伝送
が終了すると、伝送装置7は動作終了信号を送出する。
この動作終了信号はCPUIにより読み取られ、このC
PUIは使用権を獲得しているバッファメモリ6−nの
動作開始要求発行信号エリア及び動作完了信号エリアを
クリアする。なお、バッファメモリの使用権を放棄する
際、CPUIはバッファメモリ使用の軌跡としてプログ
ラム番号をクリアしない。この後、CPU1は各バッフ
ァメモリ6−1〜6−nに記憶された各伝送データを各
バッファメモリ6−1〜6−nのアドレス順に読み出し
てそれぞれ各伝送データに対して所定の処理を実行する
このように上記一実施例においては、複数のバッファメ
モリ6−1〜6−ロを設けてこれらバッファメモリ6−
1〜6−nにそれぞれ伝送データの送受信の順を示すア
ドレスを設定し、これらアドレスに従って伝送データを
記憶し、かつ各伝送データを処理するようにしたので、
CPUIは現在使用権を獲得しているバッファメモリ6
−1〜6−nを判断することができてバッファメモリの
使用容量を容易に判断できる。従って、バッファメモリ
の管理が簡単にできる。又、伝送データが大量に受信さ
れても複数のバッファメモリ6−1〜6−nが設けられ
ているので、−時的に各バッファメモリ6−1〜6−n
に記憶して伝送終了後に各伝送データに適切な各プログ
ラムで処理できる。
なお、本発明は上記一実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形してもよい。
[発明の効果] 以上詳記したように本発明によれば、簡単にバッファメ
モリの管理ができ、そのうえバッファメモリの使用状態
がわかる伝送用バッファメモリの管理方法を提供できる
【図面の簡単な説明】
第1図は本発明に係わる伝送用バッファメモリの管理方
法を適用した伝送システムの(晶1成図、第2図は同シ
ステムにおけるバッファメモリの模式図、第3図は同シ
ステムの伝送の流れ図である。 1・・・CPU、2・・・バス、3・・・RAM、4・
・・ROM、5・・・I10ポート、6・・・伝送用バ
ッファメモリ、6−1〜6−n・・・バッファメモリ、
7゜8・・・伝送装置、9・・・伝送ライン。 出願人代理人  弁理士 鈴江武彦 ス%1tプOブヲム質竹 第3図

Claims (1)

    【特許請求の範囲】
  1. 所望容量のバッファメモリを複数設けてこれらバッファ
    メモリにそれぞれ伝送データの送受信の順を示す符号を
    設定し、これら符号に従って前記各バッファメモリに前
    記伝送データを記憶して処理することを特徴とする伝送
    用バッファメモリの管理方法。
JP1100522A 1989-04-20 1989-04-20 伝送用バッファメモリの管理方法 Pending JPH02278452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1100522A JPH02278452A (ja) 1989-04-20 1989-04-20 伝送用バッファメモリの管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100522A JPH02278452A (ja) 1989-04-20 1989-04-20 伝送用バッファメモリの管理方法

Publications (1)

Publication Number Publication Date
JPH02278452A true JPH02278452A (ja) 1990-11-14

Family

ID=14276291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100522A Pending JPH02278452A (ja) 1989-04-20 1989-04-20 伝送用バッファメモリの管理方法

Country Status (1)

Country Link
JP (1) JPH02278452A (ja)

Similar Documents

Publication Publication Date Title
JPH02278452A (ja) 伝送用バッファメモリの管理方法
JP2792866B2 (ja) バッファプール事前拡張装置
JP2848762B2 (ja) データ授受システムおよびその方法
JP4649257B2 (ja) マルチcpuシステム
JP2004213666A (ja) Dmaモジュールとその操作方法
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JP2001265610A (ja) デバイス制御方法
JP2001229136A (ja) 制御装置及び制御システム並びにデータ転送装置
JP2000172307A (ja) プロセスデータ収集装置の更新方法
JP2973811B2 (ja) 分散形制御装置
JPH07111711B2 (ja) 処理終了割込制御システム
JPS6143369A (ja) マルチプロセツサシステム
JPH01309445A (ja) データ転送方式
JPH0736374A (ja) データリンクシステム
JPH08221106A (ja) プログラマブルコントローラ
JPH02299004A (ja) プログラマブルコントローラのモニタ方式
JPH05289999A (ja) 複数のプロセッサ間の通信情報処理方法
JPH0511339B2 (ja)
JPH03147048A (ja) ポーリング制御方式
JPH01248264A (ja) システムバス競合制御方式
JPH0756501A (ja) プロセス計装システム
JPH04162106A (ja) プログラマブルコントローラの遠隔入出力システム
JPH0934828A (ja) Dmaデータ転送制御方式
JP2001136186A (ja) 多重通信装置
JPH01147652A (ja) バス制御装置