JPH0230204B2 - - Google Patents

Info

Publication number
JPH0230204B2
JPH0230204B2 JP55035134A JP3513480A JPH0230204B2 JP H0230204 B2 JPH0230204 B2 JP H0230204B2 JP 55035134 A JP55035134 A JP 55035134A JP 3513480 A JP3513480 A JP 3513480A JP H0230204 B2 JPH0230204 B2 JP H0230204B2
Authority
JP
Japan
Prior art keywords
capacitor
terminal
transistor
signal
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55035134A
Other languages
English (en)
Other versions
JPS56130898A (en
Inventor
Takahisa Tsucha
Mitsuo Soneda
Isa Nakamura
Masaharu Tokuhara
Hiroyuki Kita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3513480A priority Critical patent/JPS56130898A/ja
Publication of JPS56130898A publication Critical patent/JPS56130898A/ja
Publication of JPH0230204B2 publication Critical patent/JPH0230204B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 本発明は電荷転送素子(CTD)、例えばBBD
の接続回路に関する。
BBDは一般に第1図に示すように構成される。
図において入力端子1がnpn形のトランジスタ2
のベースに接続され、このトランジスタ2のエミ
ツタが定電流源3を通じて接地され、コレクタが
電源端子4に接続される。このトランジスタ2の
エミツタが逆方向のダイオード5を通じてコンデ
ンサC0の一端に接続され、このコンデンサC0を
通じてクロツク端子6に接続される。またコンデ
ンサC0の一端がnpn形のトランジスタQ1のエミツ
タに接続され、このトランジスタQ1のコレクタ
が次段のnpn形のトランジスタQ2のエミツタに接
続され、以下同様にnpn形のトランジスタQ2〜Qo
のコレクタとエミツタとが順次接続される。これ
らのトランジスタQ1〜Qo-1のコレクタとベース
との間にそれぞれコンデンサC1〜Co-1が接続され
る。なお、コンデンサC1〜Co-1の容量値は全てコ
ンデンサC0に等しく、Cとする。さらにサフイ
ツクスが奇数のトランジスタQ1,Q3……のベー
スがクロツク端子7を通じてクロツク信号発生回
路8に接続され、サフイツクスが偶数のトランジ
スタQ2,Q4……のベースがクロツク端子6を通
じてクロツク信号発生回路8に接続される。
そしてクロツク端子6,7には、それぞれ第2
図A,Bに示すように、VDCとVDC+VPの電位を
取り、デユーテイー比が50%で、互いに逆極性に
なるクロツク信号φ1,φ2が供給される。なお電
圧VPは、電源端子4に供給される電源電圧VCCに
対して、 VCC>VDC+2VP とされる。
さらに入力端子1に供給される入力信号の電圧
VSが、VDC+VP≦VS≦VDC+2VPの範囲とされる。
この装置において、初期状態では、コンデンサ
C0〜Co-1はすべて端子電圧がVPに充電されてい
る。また入力信号の電圧VSを直流成分VSDCと交
流成分VSACとに分けると、初期状態では交流成分
VSACのみ0になつている。
従つて初期状態において、サフイツクスが偶数
のコンデンサC0,C2……のホツトエンド側は、
第2図Cに示すように、信号φ1がVDC+VPの期間
に、一旦VDC+2C+CS/C+CSVPまで上がつた後にVSDC になり、信号φ2がVDC+VPの期間に、一旦VSDC−
C/C+CSVPまで下がつた後にVDC+VPになる。ま たサフイツクスが奇数のコンデンサC1,C3……
のホツトエンド側は、第2図Dに示すように、信
号φ1がVDC+VPの期間に、一旦VSDC−C/C+CSVP まで下がつた後にVDC+VPになり、信号φ2がVDC
+VPの期間に、一旦VDC+2C+CS/C+CSVPまで上がつ た後にVSDCになる。但しCSは浮遊容量である。
そして入力信号が供給された直後の最初の信号
φ1がVDC+VPの期間において、このときの入力信
号の電圧をVS=VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC+2C+CS/C+CSVPまで上 がつた後にVS1になる。すなわちコンデンサC0は
放電して、{VS1−(VDC+C/C+CSVP)}Cの電荷 を蓄える。このときトランジスタQ1はオフなの
で、コンデンサC1,C2……には変化はない。
次に、続く信号φ2がVDC+VPの期間において、
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−(VDC+
C/C+CSVP)+VDC=VS1−C/C+CSVPになる。そし てトランジスタQ1がオンするので、コンデンサ
C0のホツトエンド側の電位は最終的にトランジ
スタQ1のベース電位(VDC+VP)まで上昇する。
このときトランジスタQ1は能動領域で動作して
いるので、コンデンサC0の充電は、端子7→コ
ンデンサC1→トランジスタQ1のコレクタ・エミ
ツタ→コンデンサC0の経路で行われる。そして
コンデンサC0のホツトエンド側の電位がVS1−
C/C+CSVPからVDC+VPに変化するので、コンデ ンサC1のホツトエンド側からコンデンサC0のホ
ツトエンド側へ移動される電荷QTは、 QT={(VDC+VP)−(VS1−C/C+CSVP)}(C+CS
)=(VDC+2C+CS/C+CSVP−VS1)(C+CS) で与えられる。これに対してコンデンサC1及び
浮遊容量CSには最初VP(C+CS)の電荷が蓄えら
れていたので、コンデンサC1の最終電荷量は、 VP(C+CS)−(VDC+2C+CS/C+CSVP−VS1)(C+
CS)={VS1−(VDC+C/C+CSVP)}(C+CS) とする。すなわち、信号φ1がVDC+VPの期間にコ
ンデンサC0がVS1−(VDC+C/C+CSVP)であつた ものが、信号φ2がVDC+VPの期間にコンデンサC1
に移動し、コンデンサC0はVDC+VPに戻る。なお
トランジスタQ2がオフであるので、コンデンサ
C2,C3……には変化はない。
さらに、次の信号φ1がVDC+VPの期間におい
て、入力信号の電圧がVS=VS2とすると、コンデ
ンサC0はVS2−(VDC+C/C+CSVP)に充電され、 コンデンサC1はVDC+VPに戻され、コンデンサC2
はVS1−(VDC+C/C+CS)VP)に充電される。な おトランジスタQ3がオフなのでコンデンサC3以
降は変化しない。
以上の動作がくり返されて、信号は図面の左か
ら右へと、信号φ1,φ2に同期して移動される。
このようなBBDによるトランスバーサルフイ
ルタを用いて、種々のフイルタ装置を構成するこ
とができる。その場合に、各BBDの間は接続回
路にて接続される。そのような接続回路として、
次のようなものが提案されている。
第3図は非巡回形のトランスバーサルフイルタ
とBBDを接続する場合である。図において、ま
ずトランスバーサルフイルタは次のように構成さ
れる。すなわちBBDのコンデンサC0,C1,C4,
C5……が分割され、それぞれC0′,C0″,C1′,
C1″,C4′,C4″,C5′,C5″……とされると共に、
これらの容量値がそれぞれa0C、(1−a0)C、
a1C、(1−a1)C、a4C、(1−a4)C、a5C、
(1−a5)C……とされる。これらのコンデンサ
C1′,C5′……のコールドエンド側が互いに接続さ
れ、コンデンサC1″,C5″……のコールドエンド側
が端子7に接続される。またコンデンサC0′,
C4′……のコールドエンド側が互いに接続され、
コンデンサC0″,C4″……のコールドエンド側が端
子6に接続される。
このトランスバーサルフイルタからの信号が接
続回路9に供給される。
すなわちコンプリメンタリーなトランジスタ1
1,12のエミツタが互いに接続され、この接続
点が端子13を通じてコンデンサC0′,C4′……の
コールドエンド側の接続点に接続される。さらに
トランジスタ11,12のベースが互いに接続さ
れ、この接続点が端子6′を通じて駆動回路8に
接続され、この端子6′には信号φ1と同位相で、
VDC−VBEとVDC+VP+VBEの電位を取る信号φ1′が
供給される。そしてpnp形のトランジスタ12の
コレクタが接地され、pnp形のトランジスタ11
のコレクタがカレントミラー回路M1を構成する
入力側のnpn形のトランジスタ14のコレクタ及
びベースに接続され、トランジスタ14のエミツ
タが電源端子4に接続される。このカレントミラ
ー回路M1を構成する出力側のpnp形のトランジ
スタ15のベースがトランジスタ14のベースに
接続され、トランジスタ15のエミツタが電源端
子4に接続される。
またコンプリメンタリーなトランジスタ16,
17のエミツタが互いに接続され、この接続点が
端子18を通じてコンデンサC1′,C5′……のコー
ルドエンド側の接続点に接続される。さらにトラ
ンジスタ16,17のベースが互いに接続され、
この接続点が端子7′を通じて駆動回路8に接続
され、この端子7′には信号φ2と同位相で、VDC
−VBEとVDC+VP+VBEの電圧を取る信号φ2′が供
給される。そしてnpn形のトランジスタ16のコ
レクタが電源端子4に接続され、pnp形のトラン
ジスタ17のコレクタが、カレントミラー回路
M2を構成する入力側のnpn形のトランジスタ1
9のコレクタ及びベースに接続され、トランジス
タ19のエミツタが接地される。このカレントミ
ラー回路M2を構成する出力側のnpn形のトラン
ジスタ20のベースがトランジスタ19のベース
に接続され、トランジスタ20のエミツタが接地
される。そしてトランジスタ15,20のコレク
タが互いに接続され、この接続点が端子21を通
じて後段のBBDbを構成するコンデンサCb0のホ
ツトエンド側に接続される。
この回路において、入力信号が供給されていな
いときは、BBDのコンデンサは全ての端子電圧
がC/C+CSVPになつている。
これに対して入力信号が供給された直後の信号
φ1がVDC+VPの期間において、この期間に供給さ
れた信号の電圧をVS=VS1とすると、コンデンサ
C0′,C0″の端子電圧が共にC/C+CSVPからVS1− (VDC+VP)に変化され、この間にコンデンサ
C0′から a0CC/C+CSVP−a0C{VS1−(VDC+VP)}=a0C(VDC
+2C+CS/C+CSVP−VS1) の電荷がトランジスタ11のコレクタを通じて放
電される。またこのとき浮遊容量CSにより、a0
C・CS/C+CSVPの電荷が同じくトランジスタ11を通 じて放電される。さらに1クロツク期間をτ=
1/fc:fcはクロツク周波数として、2τ後の信号φ1 がVDC+VPの期間に、コンデンサC4及び浮遊容量
CSが放電され、このときの放電電荷は、 a4C(VDC+2C+CS/C+CSVP−VS1)+a4C・CS/C+C
SVP となり、この電荷がトランジスタ11のコレクタ
を通じて放電される。同様にしてコンデンサ
C8′……が2τずつ遅延されて放電される。
そしてこれらの全ての放電電荷がトランジスタ
11を通じて流されるので、トランジスタ11を
流れる電荷量QPは次のようになる。
QP=(VDC+2C+CS/C+CSVP−VS)C(a0+a4Z-2+…
)+C・CS/C+CS(a0+a4+…)VP 但し、Z-1=e-S〓 S=jω=2πf: fは入力信号の周波数 すなわちトランジスタ11には、入力信号を0
遅延、2τ遅延……した信号をそれぞれa0,a4……
で重み付けし、これらを加算した値に対応する電
荷が流される。そしてこの電荷量QPがトランジ
スタ14を通じて流されることにより、これと同
等の電荷がトランジスタ15を通じて流される。
同様にして、信号φ2がVDC+VPの期間にコンデ
ンサC1′,C5′……からの電荷がトランジスタ16
を通じて流され、それぞれ次の信号φ1がVDC+VP
の期間に同じ量の電荷がトランジスタ17を通じ
て流される。そしてこの電荷量QNは次のように
なる。
QN=(VDC+2C+CS/C+CSVP−VS)C(a1Z-1+a5Z-3
+…)+C・CS/C+CS(a1+a5+…)VP この電荷量QNがトランジスタ19を通じて流
されることにより、これと同等の電荷がトランジ
スタ20を通じて流される。
このため端子21にはQPとQNの差の電荷が流
され、この端子21に出力される電荷量QOUTは QOUT=QN−QP =(VDC+2C+CS/C+CSVP−VS)C(−a0+a1Z-1−
a4Z-2+a5Z-3…)+C・CS/C+CS(−a0+a1−a4+a5
…)VP となる。
そしてここでVS=VSAC+VSDCとおいてQOUTの信
号成分QACを求めると QAC=(−a0+a1Z-1−a4Z-2+a5Z-3+…)C・VSAC となり、入力端子1から端子21までの伝達関数
H(Z)は H(Z)=C/C+CS(−a0+a1Z-1−a4Z-2+a5Z-3…) となる。
従つてこの回路において非巡回形のトランスバ
ーサルフイルタが構成され、その信号がBBDbに
供給される。
ところがここでQOUTの直流成分QDCは、Z=1
とおいて QDC=(−a0+a1−a4+a5−…)C(VDC+2C+CS/C+
CSVP−VSDC) +C・CS/C+CS(−a0+a1−a4+a5−…)VP となる。
一方BBDの中を転送される電荷QTは上述した
ように QT=(C+CS)(VDC+2C+CS/C+CSVP−VS) であり、この転送電荷QTの直流成分QTDCは QTDC=(C+CS)(VDC+2C+CS/C+CSVP−VSDC) になつている。
ここで、BBDの接続を行う場合には、BBDの
ダイナミツクレンジを有効に使うために、各
BBDの直流レベルを一致させる必要がある。
そこで上述の回路において、端子13あるいは
18と接地との間に、所定の容量値CXのコンデ
ンサ22を設けて直流レベルを一致させることが
提案された。
すなわち例えば図のように端子13と接地との
間にコンデンサ22を設けた場合には、電荷量
QPが QP=(VDC+2C+CS/C+CSVP−VS)C(a0Z-1+a4Z-3
+…)+{C・CS/C+CS(a0+a4+…)+CX}VP となり、出力電荷QOUTは QOUT=(VDC+2C+CS/C+CSVP−VS)C(−a0+a1Z-1
−a4Z-2+a5Z-3…) +{C・CS/C+CS(−a0+a1−a4+a5−…)−CX}
VP となる。ここで出力電荷QOUTの交流成分QACは QAC=(a0−a1Z-1+a4Z-2−a5Z-3+…)C・VSAC で、上述と同じであり、また直流成分QDCは QDC=(VDC+2C+CS/C+CSVP−VSDC)C(−a0+a1−
a4+a5−…) +{C・CS/C+CS(−a0+a1−a4+a5−…)−CX}
VP となる。
そしてこのQDCと上述した転送電荷QTの直流成
分QTDC (C+CS)(VDC+2C+CS/C+CSVP−VSDC) とが一致するようにCXの値を定める。
すなわち (VDC+2C+CS/C+CSVP−VSDC)C(−a0+a1−a4+a
5…) +{C・CS/C+CS(−a0+a1−a4+a5…)−CX}VP
=(C+CS)(VDC+2C+CS/C+CSVP−VSDC) とおいて、 CX=VDC+2C+CS/C+CSVP−VSDC/VP{(−a0+a1−a
4+a5−…) C−(C+CS)}C・CS/C+CS(−a0+a1−a4+a5
−…) となるようにコンデンサ22の容量値を定めるこ
とにより、直流レベルを一致させることができ
る。なおCXの値が負になるときは端子13と接
地との間に接続する。
ところがこの回路において、CXの値はVPと
VSDCの両方の値によつて決定され、これらのの値
にばらつきや温度ドリフト等の変動があると直流
レベルが一致しなくなるおそれがある。
またCXの値は浮遊容量CSの値にも影響され、
一般にこのような浮遊容量CSのばらつきは大きい
ので、これによつても直流レベルが一致しなくな
るおそれがある。
そしてこのように直流レベルが一致しなくなる
と、ダイナミツクレンジが低下し、波形ひずみ等
の信号劣化を起こしやすくなる。
本発明はこのような点にかんがみ、上述の欠点
を除去し、簡単な構成で直流レベルが一致される
ようにしたものである。以下図面を参照しながら
本発明の一実施例について説明しよう。
第4図は上述と同様、非巡回形のトランスバー
サルフイルタとBBDを接続する場合である。
図において、端子21がBBDbのコンデンサ
Cb2のホツトエンド側に接続される。さらに入力
端子1bにVSDCが供給される。またコンデンサ
Cb0が分割され、Cb0′,Cb0″とされると共に、容
量値がb0C、(1−b0)Cとされる。そして一方
のコンデンサCb0′のコールドエンド側が端子13
に接続され、他方のコンデンサCb0″のコールド
エンド側が端子6に接続される。
この回路において、端子13にはコンデンサ
C0′,C4′……からの電荷と、コンデンサCb0′から
の直流成分VSDCに基づく電荷が供給される。すな
わちBBDbは直流電荷を検出するために端子13
に接続された第1のタツプとこの第1のタツプの
後段に設けられ、且つ信号電荷を抽入するために
端子21に接続された第2のタツプを有してい
る。従つてQP,QNの値は QP=(VDC+2C+CS/C+CSVP−VSC(a0+a4Z-2+…) +b0C(VDC+2C+CS/C+CSVP−VS)C・CS/C+CS
(b0+a0+a4+…)VP QN=(VDC+2C+CS/C+CSVP−VS)C(a1Z-1+a5Z-3
+…)+C・CS/C+CS(a1+a5+…)VP となる。
そしてコンデンサCb2以降のBBDbには、この
QP、QNと入力端子1bからの信号による電荷が
供給され、その値QAは QA=(C+CS)(VDC+2C+CS/C+CSVP−VSDC)+QN
−QP =(VDC+2C+CS/C+CSVP−VS)C(−a0+a1Z-1−
a4Z-2+a5Z-3…) −b0C(VDC+2C+CS/C+CSVPVSDC)+C・CS/C+
CS(−b0−a0 +a1−a4+a5…)VP+(C+CS)(VDC+2C+CS/C
+CSVP−VSDC) となる。ここで電荷QAの交流成分QAACは、この
式の第1項から QAAC=(a0−a1Z-1+a4Z-2−a5Z-3+…)C・VSAC で、上述の第3図の場合と同じになる。
また直流成分QADCは QADC=(VDC+2C+CS/C+CSVP−VSDC)C(−b0−a0
+a1−a4+a5…) +C・CS/C+CS(−b0−a0+a1−a4+a5−…)+(
C+CS)(VDC+2C+CS/C+CSVP−VSDC) となり、ここで b0+a0+a4+…=a1+a5+… とすれば QADC=(C+CS)(VDC+2C+CS/C+CSVP−VSDC) となり、コンデンサCb2以降の直流レベルが、
BBDaの直流レベルに一致される。
従つてこの回路において、コンデンサCb0の分
割の係数b0を b0=−a0+a1−a4+a5… することにより、BBDa,BBDbの直流レベルを
一致させることができる。
そしてこの場合に、b0の値はVP、VSDC等の値
の影響を受けないので、これらの値にばらつきや
温度ドリフト等の変動があつても、直流レベルは
常に一致している。
またb0の値は浮遊容量CSの値も影響されないの
で、CSの値が変動しても直流レベルは常に一致さ
れる。
なおb0の値が負になるときは、コンデンサCb1
を分割し、その一方のコンデンサCb1′のコールド
エンド側を端子18に接続し、他方のコンデンサ
Cb1″のコールドエンド側を端子7に接続する。
そしてこの場合に、コンデンサCb0及びトランジ
スタQb1は取り除いてもよい。
こうしてBBDa,BBDbを流れる信号の直流レ
ベルが一致されるわけであるが、本発明によれ
ば、VP、VSDC、CS等の値の影響を受けないので、
これらの値にばらつきや温度ドリフト等の変動が
あつても、常に直流レベルを一致させることがで
きる。
従つて本発明によればダイナミツクレンジが充
分に確保され、波形ひずみ等の信号劣化のおそれ
がないので、特に大規模なフイルタ装置をIC化
する場合に有効である。
さらに第5図はBBDと巡回形のトランスバー
サルフイルタを接続する場合である。
図において、BBDcの入力端子1cに信号VS
(=VSAC+VSDC)が供給される。このBBDcの任
意のコンデンサ、例えばCc2のコールドエンド側
が端子6から切り離され、接続回路9の端子13
に接続される。またBBDdの入力端子1dにVSDC
が供給される。このBBDdのコンデンサCd3,
Cd5……が分割され、それぞれCd3′,Cd3″,Cd5′,
Cd5″……とされると共に、これらの容量値がそ
れぞれd3C、(1−d3)C、d5C、(1−d5)C…
…とされる。これらの分割された一方のコンデン
サCd3′,Cd5′……のコールドエンド側が互いに接
続されてこの接続点が端子18に接続され、他方
のコンデンサCd3″,Cd5″……のコールドエンド
側が端子7に接続される。さらにコンデンサCd0
が分割され、Cd0′,Cd0″とされると共に、容量値
がd0C、(1−d0)Cとされ、一方のコンデンサ
Cd0′のコールドエンド側が端子13に接続され、
他方のコンデンサCd0″のコールドエンド側が端
子6に接続される。
そしてこのコンデンサCd0の分割の係数d0が 1+d0=d3+d5+…d0=(d3+d5+…)−1 とされる。
この回路において、BBDcからの信号がBBDd
のコンデンサCd2のホツトエンド側に供給される
と共に、BBDdのコンデンサCd3,Cd5……の信
号が所定の重み付けされてコンデンサCd2のホツ
トエンド側に帰還される。
そしてこの回路において、コンデンサCd2のホ
ツトエンド側に供給される電荷QBの交流成分
QBACは QBAC=Z-1・1/1+b3Z-1+b5Z-2+…C・(−VSA
C
) となり、ここでコンデンサCc2から前段へ抽出さ
れる電荷の交流成分QBA′Cは QBA′C=(C+CS)(−VSAC) となるので、入力端子1からの伝達関数H(Z)は H(Z)=Z-2 1/2・C/C+CS・1/1+b3Z-1+b5Z-2
+… となる。すなわちこの回路において、巡回形のト
ランスバーサルフイルタが構成される。
また電荷QBの直流成分QBDCは、上述と同様 QBDC=(C+CS)(VDC+2C+CS/C+CSVP−VSDC) となり、直流レベルは一致している。
なおd0の値が負になるときは、コンデンサCd1
を分割し、その一方のコンデンサCd1′のコールド
エンド側を端子18に接続し、他方のコンデンサ
Cd1″のコールドエンド側を端子7に接続する。
そしてこの場合に、コンデンサCd0及びトランジ
スタQd1は取り除いてもよい。
こうして本発明によれば、簡単な構成で、直流
レベルを一致させることができ、ダイナミツクレ
ンジが有効に利用されて、波形ひずみ等のおそれ
が無くなる。
なお本発明はBBDに限らずCCDにも適用でき
る。
【図面の簡単な説明】
第1図〜第3図は従来の装置の説明のための
図、第4図は本発明の一例の接続図、第5図は他
の例の接続図である。 1,1bは入力端子、9は接続回路、C,Cb
はBBDを構成するコンデンサ、Q,QbはBBDを
構成するトランジスタである。

Claims (1)

    【特許請求の範囲】
  1. 1 信号成分と直流成分が供給される第1の電荷
    転送素子と、上記直流成分のみが供給される第1
    のタツプとこの第1のタツプの後段に設けられた
    第2のタツプを有する第2の電荷転送素子とが設
    けられ、上記第1の電荷転送素子からの信号電荷
    と上記第2の電荷転送素子の上記第1のタツプか
    ら検出される直流電荷を合成して上記第2の電荷
    転送素子の上記第2のタツプに抽入し、上記第1
    のタツプから検出される上記直流電荷に基づいて
    直流補正が行われるようにしたことを特徴とする
    電荷転送素子の接続回路。
JP3513480A 1980-03-19 1980-03-19 Connection circuit for charge transfer element Granted JPS56130898A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3513480A JPS56130898A (en) 1980-03-19 1980-03-19 Connection circuit for charge transfer element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3513480A JPS56130898A (en) 1980-03-19 1980-03-19 Connection circuit for charge transfer element

Publications (2)

Publication Number Publication Date
JPS56130898A JPS56130898A (en) 1981-10-14
JPH0230204B2 true JPH0230204B2 (ja) 1990-07-05

Family

ID=12433444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3513480A Granted JPS56130898A (en) 1980-03-19 1980-03-19 Connection circuit for charge transfer element

Country Status (1)

Country Link
JP (1) JPS56130898A (ja)

Also Published As

Publication number Publication date
JPS56130898A (en) 1981-10-14

Similar Documents

Publication Publication Date Title
EP0053014A1 (en) Clock generator circuit
JPS6313365B2 (ja)
KR960002801A (ko) 레벨변환회로, 반도체집적회로 및 이들의 제어방법
EP0395146A1 (en) Control circuit for at least one clock electrode of an integrated circuit
JPS60254815A (ja) フイルタ装置
EP0100102B1 (en) Circuit for integrating an analog signal and converting it into a digital signal
JPS5922433A (ja) 温度補償用回路
JPS5829891B2 (ja) A/d変換回路
JP3222308B2 (ja) 電気信号遅延回路
JP3345209B2 (ja) 逓倍回路
JPS62185174A (ja) 電子式電力量計
JPS63879B2 (ja)
JPS6322487B2 (ja)
JPS6324328B2 (ja)
JP3376140B2 (ja) 固体撮像装置の駆動電圧パルス発生装置
JPH0228925B2 (ja)
JP2785395B2 (ja) ワンショット回路
JPS6043594B2 (ja) 電荷転送素子の出力回路
JPS6359315B2 (ja)
JPS6043595B2 (ja) 電荷転送素子の出力回路
JPH0719012Y2 (ja) 電圧検出回路
JPH0113480Y2 (ja)
JPS58181315A (ja) 階段波発生回路
JPH01267892A (ja) 半導体記憶装置
JPH06349295A (ja) サンプルホールド回路