JPS6322487B2 - - Google Patents
Info
- Publication number
- JPS6322487B2 JPS6322487B2 JP3715180A JP3715180A JPS6322487B2 JP S6322487 B2 JPS6322487 B2 JP S6322487B2 JP 3715180 A JP3715180 A JP 3715180A JP 3715180 A JP3715180 A JP 3715180A JP S6322487 B2 JPS6322487 B2 JP S6322487B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- signal
- bbd
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送素子（CTD）、例えばBBD
を用いたトランスバーサルフイルタに関し、簡単
な構成でカスケード接続されたフイルタ装置を形
成できるようにしたものである。
を用いたトランスバーサルフイルタに関し、簡単
な構成でカスケード接続されたフイルタ装置を形
成できるようにしたものである。
BBDは一般に第１図に示すように構成される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが定電流源３を通じて接地され、コレクタ
が電源端子４に接続される。このトランジスタ２
のエミツタが逆方向のダイオード５を通じてコン
デンサC0の一端に接続され、このコンデンサC0
を通じてクロツク端子６に接続される。またコン
デンサC0の一端がnpn形トランジスタQ1のエミツ
タに接続され、このトランジスタQ1のコレクタ
が次段のnpn形のトランジスタQ2のエミツタに接
続され、以下同様にnpn形のトランジスタQ2，Q3
…のコレクタとエミツタとが順次接続される。こ
れらのトランジスタQ1，Q2…のコレクタとベー
スとの間にそれぞれコンデンサC1，C2…が接続
される。なおコンデンサC1，C2…の容量値は全
てコンデンサC0に等しく、Ｃとする。さらに奇
数番目のトランジスタQ1，Q3…のベースがクロ
ツク端子７を通じて駆動回路８に接続され、偶数
番目のトランジスタQ2，Q4…のベースがクロツ
ク端子６を通じて駆動回路８に接続される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが定電流源３を通じて接地され、コレクタ
が電源端子４に接続される。このトランジスタ２
のエミツタが逆方向のダイオード５を通じてコン
デンサC0の一端に接続され、このコンデンサC0
を通じてクロツク端子６に接続される。またコン
デンサC0の一端がnpn形トランジスタQ1のエミツ
タに接続され、このトランジスタQ1のコレクタ
が次段のnpn形のトランジスタQ2のエミツタに接
続され、以下同様にnpn形のトランジスタQ2，Q3
…のコレクタとエミツタとが順次接続される。こ
れらのトランジスタQ1，Q2…のコレクタとベー
スとの間にそれぞれコンデンサC1，C2…が接続
される。なおコンデンサC1，C2…の容量値は全
てコンデンサC0に等しく、Ｃとする。さらに奇
数番目のトランジスタQ1，Q3…のベースがクロ
ツク端子７を通じて駆動回路８に接続され、偶数
番目のトランジスタQ2，Q4…のベースがクロツ
ク端子６を通じて駆動回路８に接続される。
そしてクロツク端子６，７には、それぞれ第２
図Ａ，Ｂに示すように、VDCとVDC＋VPの電位を
取り、デユーテイー比が50％で、互いに、逆極性
になるクロツク信号φ1，φ2が供給される。なお
電圧VPは、電源端子４に供給される電源電圧VCC
に対して、 VCC＞VDC＋2VP とされる。
図Ａ，Ｂに示すように、VDCとVDC＋VPの電位を
取り、デユーテイー比が50％で、互いに、逆極性
になるクロツク信号φ1，φ2が供給される。なお
電圧VPは、電源端子４に供給される電源電圧VCC
に対して、 VCC＞VDC＋2VP とされる。
さらに入力端子１に供給される。入力信号の電
圧VSがVDC＋VP≦VS≦VDC＋2VPの範囲とされる。
圧VSがVDC＋VP≦VS≦VDC＋2VPの範囲とされる。
この装置において、初期状態では、コンデンサ
C0，C1…はすべて端子電圧がVPに充電されてい
る。また入力信号の電圧VSを直流成分VSDCと交
流成分VSACとに分けると、初期状態では交流成分
VSACのみ０になつている。
C0，C1…はすべて端子電圧がVPに充電されてい
る。また入力信号の電圧VSを直流成分VSDCと交
流成分VSACとに分けると、初期状態では交流成分
VSACのみ０になつている。
従つて初期状態において、サフイツクスが偶数
のコンデンサC0，C2…のホツトエンド側は、第
２図Ｃに示すように、信号φ1がVDC＋VPの期間
に、一旦VDC＋2VPまで上がつた後にVSDCになり、
信号φ2がVDC＋VPの期間に、一旦VSDC−VPまで下
がつた後にVDC＋VPになる。またサフイツクスが
奇数のコンデンサC1，C3…のホツトエンド側は、
第２図Ｄに示すように、信号φ1がVDC＋VPの期間
に、一旦VSDC−VPまで下がつた後にVDC＋VPにな
り、信号φ2がVDC＋VPの期間に、一旦VDC＋2VP
まで上がつた後にVSDCになる。
のコンデンサC0，C2…のホツトエンド側は、第
２図Ｃに示すように、信号φ1がVDC＋VPの期間
に、一旦VDC＋2VPまで上がつた後にVSDCになり、
信号φ2がVDC＋VPの期間に、一旦VSDC−VPまで下
がつた後にVDC＋VPになる。またサフイツクスが
奇数のコンデンサC1，C3…のホツトエンド側は、
第２図Ｄに示すように、信号φ1がVDC＋VPの期間
に、一旦VSDC−VPまで下がつた後にVDC＋VPにな
り、信号φ2がVDC＋VPの期間に、一旦VDC＋2VP
まで上がつた後にVSDCになる。
そして入力信号が供給された直後の最初の信号
φ1がVDC＋VPの期間において、このときの入力信
号の電圧をVS＝VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC＋2VPまで上がつた
後にVS1になる。すなわちコンデンサC0は放電し
て、｛VS1−（VDC＋VP）｝Ｃの電荷を蓄える。この
ときトランジスタQ1はオフなので、コンデンサ
C1，C2…には変化はない。
φ1がVDC＋VPの期間において、このときの入力信
号の電圧をVS＝VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC＋2VPまで上がつた
後にVS1になる。すなわちコンデンサC0は放電し
て、｛VS1−（VDC＋VP）｝Ｃの電荷を蓄える。この
ときトランジスタQ1はオフなので、コンデンサ
C1，C2…には変化はない。
次に、続く信号φ2がVDC＋VPの期間において、
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−（VDC＋VP）＋
VDC＝VS1−VPになる。そしてトランジスタQ1が
オンするので、コンデンサC0のホツトエンド側
の電位は最終的にトランジスタQ1のベース電位
（VDC＋VP）まで上昇する。このときトランジス
タQ1は能動領域で動作しているので、コンデン
サC0の充電は、端子７→コンデンサC1→トラン
ジスタQ1のコレクタ・エミツタ→コンデンサC0
の経路で行われる。そしてコンデンサC0のホツ
トエンド側の電位がVS1からVPに変化するので、
コンデンサC1のホツトエンド側からコンデンサ
C0のホツトエンド側への電荷の移動は、 ｛（VDC＋VP）−（VS1−VP）｝Ｃ ＝（VDC＋2VP−VS1）Ｃ で与えられる。これに対してコンデンサC1には
最初VP・Ｃの電荷が蓄えられていたので、コン
デンサC1の最終電荷量は、 VP・Ｃ−（VDC＋2VP−VS1）Ｃ ＝｛VS1−（VDC＋VP）｝Ｃ となる。すなわち、信号φ1がVDC＋VPの期間にコ
ンデンサC0がVS1−（VDC＋VP）であつたものが、
信号φ2がVDC＋VPの期間にコンデンサC1に移動
し、コンデンサC0はVDC＋VPに戻る。ななトラン
ジスタQ2がオフであるので、コンデンサC2，C3
…には変化はない。
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−（VDC＋VP）＋
VDC＝VS1−VPになる。そしてトランジスタQ1が
オンするので、コンデンサC0のホツトエンド側
の電位は最終的にトランジスタQ1のベース電位
（VDC＋VP）まで上昇する。このときトランジス
タQ1は能動領域で動作しているので、コンデン
サC0の充電は、端子７→コンデンサC1→トラン
ジスタQ1のコレクタ・エミツタ→コンデンサC0
の経路で行われる。そしてコンデンサC0のホツ
トエンド側の電位がVS1からVPに変化するので、
コンデンサC1のホツトエンド側からコンデンサ
C0のホツトエンド側への電荷の移動は、 ｛（VDC＋VP）−（VS1−VP）｝Ｃ ＝（VDC＋2VP−VS1）Ｃ で与えられる。これに対してコンデンサC1には
最初VP・Ｃの電荷が蓄えられていたので、コン
デンサC1の最終電荷量は、 VP・Ｃ−（VDC＋2VP−VS1）Ｃ ＝｛VS1−（VDC＋VP）｝Ｃ となる。すなわち、信号φ1がVDC＋VPの期間にコ
ンデンサC0がVS1−（VDC＋VP）であつたものが、
信号φ2がVDC＋VPの期間にコンデンサC1に移動
し、コンデンサC0はVDC＋VPに戻る。ななトラン
ジスタQ2がオフであるので、コンデンサC2，C3
…には変化はない。
さらに、次の信号φ1がVDC＋VPの期間におい
て、入力信号の電圧がVS＝VS2とすると、コンデ
ンサC0はVS2−（VDC＋VP）に充電され、コンデン
サC0はVDC＋VPに戻され、コンデンサC2はVS1−
（VDC＋VP）に充電される。なおトランジスタQ3
がオフなのでコンデンサC3以降は変化しない。
て、入力信号の電圧がVS＝VS2とすると、コンデ
ンサC0はVS2−（VDC＋VP）に充電され、コンデン
サC0はVDC＋VPに戻され、コンデンサC2はVS1−
（VDC＋VP）に充電される。なおトランジスタQ3
がオフなのでコンデンサC3以降は変化しない。
以上の動作がくり返えされて、信号は図面の左
から右へと、信号φ1，φ2に同期して移動される。
から右へと、信号φ1，φ2に同期して移動される。
このような装置において、トランスバーサルフ
イルタを構成する場合には、複数の中間端子を設
け、異なる遅延時間の信号を取り出し、これらを
所定の正・負の重み付けをしながら順次加算した
出力を得る。その場合に従来は次のようにされて
いた。
イルタを構成する場合には、複数の中間端子を設
け、異なる遅延時間の信号を取り出し、これらを
所定の正・負の重み付けをしながら順次加算した
出力を得る。その場合に従来は次のようにされて
いた。
すなわち第１図において、信号を取り出そうと
するコンデンサC0，C2，C4のホツトエンド側が
それぞれエミツタホロアに構成されたnpn形のト
ランジスタ９１，９２，９３のベースに接続され
る。これらのトランジスタ９１，９２，９３のエ
ミツタがそれぞれ差動アンプ９４，９５，９６の
一方の入力端子に接続される。またアンプ９４，
９５，９６の他方の入力端子に、定電圧源９７が
共通に接続される。そしてアンプ９４，９５，９
６の出力端子が互いに接続され、この接続点から
エミツタホロアに構成されたnpn形のトランジス
タ９８を通じて出力端子１０が導出される。
するコンデンサC0，C2，C4のホツトエンド側が
それぞれエミツタホロアに構成されたnpn形のト
ランジスタ９１，９２，９３のベースに接続され
る。これらのトランジスタ９１，９２，９３のエ
ミツタがそれぞれ差動アンプ９４，９５，９６の
一方の入力端子に接続される。またアンプ９４，
９５，９６の他方の入力端子に、定電圧源９７が
共通に接続される。そしてアンプ９４，９５，９
６の出力端子が互いに接続され、この接続点から
エミツタホロアに構成されたnpn形のトランジス
タ９８を通じて出力端子１０が導出される。
この回路によれば、各中間端子からの信号がエ
ミツタホロアを通じて取り出され、差動アンプを
通じてアナログ加算される。また差動アンプの利
得を調整して各信号の重み付けを行うこともでき
る。
ミツタホロアを通じて取り出され、差動アンプを
通じてアナログ加算される。また差動アンプの利
得を調整して各信号の重み付けを行うこともでき
る。
ところがこの回路の場合、差動アンプを用いて
加算を行つているので、素子数が極めて多く必要
になり、消費電力も多く必要になる。また差動ア
ンプの利得を調整する場合に、全体のバランスを
相当に追い込まないと、直流電位にばらつきが生
じ、入出力間の直流レベルが不一致になつたり、
出力直流電位の安定が悪くなる。
加算を行つているので、素子数が極めて多く必要
になり、消費電力も多く必要になる。また差動ア
ンプの利得を調整する場合に、全体のバランスを
相当に追い込まないと、直流電位にばらつきが生
じ、入出力間の直流レベルが不一致になつたり、
出力直流電位の安定が悪くなる。
さらに、トランジスタ９１，９２，９３のコレ
クタ・ベース間容量CCBの影響でクロツク信号の
実効パルス高が減少する。すなわち実効パルス高
はＣ／Ｃ＋CCBの大きさになつてしまう。また信号が トランジスタ９１，９２，９３のベース電流の影
響を受けてしまう。従つてこの回路によつて
BBDのダイナミツクレンジや転送効率を低下さ
せてしまう。
クタ・ベース間容量CCBの影響でクロツク信号の
実効パルス高が減少する。すなわち実効パルス高
はＣ／Ｃ＋CCBの大きさになつてしまう。また信号が トランジスタ９１，９２，９３のベース電流の影
響を受けてしまう。従つてこの回路によつて
BBDのダイナミツクレンジや転送効率を低下さ
せてしまう。
さらに上述のフイルタをカスケード接続する場
合には、出力端子１０を後段のBBDの入力端子
に接続し、上述と同様のエミツタホロア及び差動
アンプを用いて出力を得る。従つて素子数や消費
電力が膨大になると共に、直流電位の変動や、コ
レクタ・ベース間容量CCB、ベース電流の影響も
受け易くなる。
合には、出力端子１０を後段のBBDの入力端子
に接続し、上述と同様のエミツタホロア及び差動
アンプを用いて出力を得る。従つて素子数や消費
電力が膨大になると共に、直流電位の変動や、コ
レクタ・ベース間容量CCB、ベース電流の影響も
受け易くなる。
本発明はこのような点にかんがみ、上述の欠点
を除去したトランスバーサルフイルタを提案する
ものである。以下図面を参照しながら、本発明の
一実施例について説明しよう。
を除去したトランスバーサルフイルタを提案する
ものである。以下図面を参照しながら、本発明の
一実施例について説明しよう。
第３図において、例えばトランジスタQa1〜
Qa5からなる第１のBBD（BBDa）が設けられ、こ
のBBDaのサフイツクスが偶数のコンデンサCa0，
Ca2，Ca4が分割され、それぞれCa0′，Ca0″，
Ca2′，Ca2″，Ca4′，Ca4″とされると共に、これら
の容量値がそれぞれa0C，（１−a0）Ｃ，a2C，
（１−a2）Ｃ，a4C，（１−a4）Ｃとされる。これ
らの分割された一方のコンデンサCa0′，Ca2′，
Ca4′のコールドエンド側が互いに接続され、他方
のコンデンサCa0″，Ca2″，Ca4″のコールドエンド
側が端子６に接続される。
Qa5からなる第１のBBD（BBDa）が設けられ、こ
のBBDaのサフイツクスが偶数のコンデンサCa0，
Ca2，Ca4が分割され、それぞれCa0′，Ca0″，
Ca2′，Ca2″，Ca4′，Ca4″とされると共に、これら
の容量値がそれぞれa0C，（１−a0）Ｃ，a2C，
（１−a2）Ｃ，a4C，（１−a4）Ｃとされる。これ
らの分割された一方のコンデンサCa0′，Ca2′，
Ca4′のコールドエンド側が互いに接続され、他方
のコンデンサCa0″，Ca2″，Ca4″のコールドエンド
側が端子６に接続される。
またコンプリメンタリーなトランジスタ１１，
１２のエミツタがいに接続され、この接続点がコ
ンデンサCa0′，Ca2′，Ca4′の接続点に接続され
る。さらにトランジスタ１１，１２のベースが互
いに接続され、この接続点が端子６′を通じて発
振器８に接続され、この発振器８から信号φ1と
同位相で、VDC−VBEとVDC＋VP＋VBE（但しVBEは
トランジスタ１１，１２のベース・エミツタ間電
圧）の電位を取る信号φ1′が供給される。
１２のエミツタがいに接続され、この接続点がコ
ンデンサCa0′，Ca2′，Ca4′の接続点に接続され
る。さらにトランジスタ１１，１２のベースが互
いに接続され、この接続点が端子６′を通じて発
振器８に接続され、この発振器８から信号φ1と
同位相で、VDC−VBEとVDC＋VP＋VBE（但しVBEは
トランジスタ１１，１２のベース・エミツタ間電
圧）の電位を取る信号φ1′が供給される。
そしてnpn形のトランジスタ１１のコレクタが
電源端子４に接続され、pnp形のトランジスタ１
２のコレクタがカレントミラー回路M1を構成す
る入力側のトランジスタ１３コレクタ及びベース
に接続され、このトランジスタ１３のエミツタが
抵抗値Rxの抵抗器１４を通じて接地される。こ
のカレントミラー回路M1の出力側のトランジス
タが３個〔１５1，１５3，１５5〕が設けられ、
これらのトランジスタ１５1，１５3，１５5のベ
ースがトランジスタ１３のベースに接続される。
さらにこれらのトランジスタ１５1，１５3，１５
５のエミツタがそれぞれ抵抗値R1，R3，R5の抵抗
器１６1，１６3，１６5を通じて接地される。
電源端子４に接続され、pnp形のトランジスタ１
２のコレクタがカレントミラー回路M1を構成す
る入力側のトランジスタ１３コレクタ及びベース
に接続され、このトランジスタ１３のエミツタが
抵抗値Rxの抵抗器１４を通じて接地される。こ
のカレントミラー回路M1の出力側のトランジス
タが３個〔１５1，１５3，１５5〕が設けられ、
これらのトランジスタ１５1，１５3，１５5のベ
ースがトランジスタ１３のベースに接続される。
さらにこれらのトランジスタ１５1，１５3，１５
５のエミツタがそれぞれ抵抗値R1，R3，R5の抵抗
器１６1，１６3，１６5を通じて接地される。
またトランジスタQb2，Qb3…からなる第２の
BBD（BBDb）が設けられ、このBBDbのサフイ
ツクスが奇数のコンデンサCb1，Cb3，Cb5のホツ
トエンド側に、トランジスタ１５1，１５3，１５
５のエミツタがそれぞれ接続される。
BBD（BBDb）が設けられ、このBBDbのサフイ
ツクスが奇数のコンデンサCb1，Cb3，Cb5のホツ
トエンド側に、トランジスタ１５1，１５3，１５
５のエミツタがそれぞれ接続される。
この回路において、入力信号が供給されていな
いときは、コンデンサの端子電圧は全てVPにな
つている。
いときは、コンデンサの端子電圧は全てVPにな
つている。
これに対してある時点において、供給された信
号の電圧がVS＝VS1とすると、その直後の信号φ2
がVDC＋VPの期間にコンデンサCa0′の端子電圧は
VS1−VPから（VDC＋VP）に変化し、この間に a0C（VS1−VP）−a0C（VDC＋VP） ＝a0C（VDC＋2VP−VS1） の電荷がトランジスタ１２のコレクタを通じて
放電される。
号の電圧がVS＝VS1とすると、その直後の信号φ2
がVDC＋VPの期間にコンデンサCa0′の端子電圧は
VS1−VPから（VDC＋VP）に変化し、この間に a0C（VS1−VP）−a0C（VDC＋VP） ＝a0C（VDC＋2VP−VS1） の電荷がトランジスタ１２のコレクタを通じて
放電される。
次に１クロツク期間τ（＝１／c：cはクロツク周
波数）後の信号φ2がVDC＋VPの期間に、コンデン
サCa2′が放電し、このときの放電電荷は、 a2C（VDC＋2VP−VS1） となり、この電荷がトランジスタ１２のコレクタ
を通じて放電される。
サCa2′が放電し、このときの放電電荷は、 a2C（VDC＋2VP−VS1） となり、この電荷がトランジスタ１２のコレクタ
を通じて放電される。
さらに2τ後の信号φ2がVDC＋VPの期間に、コン
デンサCa4′が放電し、このときの放電電荷は、 a4C（VDC＋2VP−VS1） となり、この電荷がトランジスタ１２のコレクタ
を通じて放電される。
デンサCa4′が放電し、このときの放電電荷は、 a4C（VDC＋2VP−VS1） となり、この電荷がトランジスタ１２のコレクタ
を通じて放電される。
そしてこれらの全ての放電電荷はトランジスタ
１２のコレクタを通じて流されるので、トランジ
スタ１２のコレクタを流れる電荷量Qxは次のよ
うになる。
１２のコレクタを通じて流されるので、トランジ
スタ１２のコレクタを流れる電荷量Qxは次のよ
うになる。
但し、Z-1＝e-s〓
Ｓ＝jω＝2π：は入力信号の周波数
すなわちトランジスタ１２のコレクタからは、
入力信号を0.5τ遅延、1.5で遅延、2.5τ遅延した信
号にそれぞれa0，a2，a4で重み付けした信号の加
算信号が得られる。従つてこのBBDaにおいて、
a0，a2，a4の値を選定することにより、所望の第
１のフイルタを構成することができる。なおトラ
ンジスタ１２のコレクタ電流ICは IC＝Qx／τ＝Qx・c となる。
入力信号を0.5τ遅延、1.5で遅延、2.5τ遅延した信
号にそれぞれa0，a2，a4で重み付けした信号の加
算信号が得られる。従つてこのBBDaにおいて、
a0，a2，a4の値を選定することにより、所望の第
１のフイルタを構成することができる。なおトラ
ンジスタ１２のコレクタ電流ICは IC＝Qx／τ＝Qx・c となる。
この電流ICはトランジスタ１３及び抵抗器１４
を通じて流される。そしてトランジスタ１３を流
れる電流のRx／R1（＝b1）、Rx／R3（＝b3）、Rx／R5（
＝ b5）倍の電流がそれぞれトランジスタ１５1，１
５3，１５5及び抵抗器１６1，１６3，１６5を通じ
て流される。
を通じて流される。そしてトランジスタ１３を流
れる電流のRx／R1（＝b1）、Rx／R3（＝b3）、Rx／R5（
＝ b5）倍の電流がそれぞれトランジスタ１５1，１
５3，１５5及び抵抗器１６1，１６3，１６5を通じ
て流される。
このため各コンデンサCb1，Cb3，Cb5からこれ
らの電流に対応した電荷が抽出され、この抽出電
荷量に対応した信号がクロツク信号φ1，φ2に同
期して転送される。そしてコンデンサCb1からの
抽出電荷に対応する信号が2τ後にコンデンサCb5
に転送され、コンデンサCb3からの抽出電荷に対
応する信号がτ後にコンデンサCb5に転送される。
らの電流に対応した電荷が抽出され、この抽出電
荷量に対応した信号がクロツク信号φ1，φ2に同
期して転送される。そしてコンデンサCb1からの
抽出電荷に対応する信号が2τ後にコンデンサCb5
に転送され、コンデンサCb3からの抽出電荷に対
応する信号がτ後にコンデンサCb5に転送される。
すなわちこのBBDbにおいて、コンデンサCb5
には、トランジスタ１３を流れる信号をb1，b3，
b5で重みづけし、それぞれ2τ遅延、τ遅延、０遅
延した信号の加算信号が得られる。従つてカレン
トミラー回路M1において、b1，b3，b5の値を選
定することにより、所望の第２のフイルタを構成
することができる。なお出力信号はBBDbのコン
デンサCb5以後の任意の点から取り出すことがで
きる。
には、トランジスタ１３を流れる信号をb1，b3，
b5で重みづけし、それぞれ2τ遅延、τ遅延、０遅
延した信号の加算信号が得られる。従つてカレン
トミラー回路M1において、b1，b3，b5の値を選
定することにより、所望の第２のフイルタを構成
することができる。なお出力信号はBBDbのコン
デンサCb5以後の任意の点から取り出すことがで
きる。
そしてこの回路において、入力端子１からコン
デンサCb5のホツトエンド側までの伝達関数Ｈ
（ｚ）は となる。すなわちBBDaによる第１のフイルタ
と、BBDbによる第２のフイルタとカスケード接
続したフイルタ装置が構成される。
デンサCb5のホツトエンド側までの伝達関数Ｈ
（ｚ）は となる。すなわちBBDaによる第１のフイルタ
と、BBDbによる第２のフイルタとカスケード接
続したフイルタ装置が構成される。
なおこの回路において、
（a0＋a2＋a4）・（b1＋b3＋b5）＝１
とすることにより、コンデンサCa0′，Ca0″のホツ
トエンド側と、コンデンサCb5のホツトエンド側
との直流レベルが等しくなり、図示のように直流
補正回路が不要になる。
トエンド側と、コンデンサCb5のホツトエンド側
との直流レベルが等しくなり、図示のように直流
補正回路が不要になる。
こうしてカスケード接続されたフイルタ装置が
構成されるわけであるが、本発明によれば第１の
フイルタを第１の電荷転送素子とその容量分割で
構成し、第２のフイルタを第２の電荷転送素子と
カレントミラー回路で構成するようにしたので、
簡単な構成でトランスバーサルフイルタが構成で
きると共に、エミツタホロアによるコレクタ・ベ
ース間容量CCBやベース電流の影響がなく、良好
な特性を得ることができる。
構成されるわけであるが、本発明によれば第１の
フイルタを第１の電荷転送素子とその容量分割で
構成し、第２のフイルタを第２の電荷転送素子と
カレントミラー回路で構成するようにしたので、
簡単な構成でトランスバーサルフイルタが構成で
きると共に、エミツタホロアによるコレクタ・ベ
ース間容量CCBやベース電流の影響がなく、良好
な特性を得ることができる。
また消費電力も少なく、スパイク的な大電流が
流れることもないので、ラデイエーシヨンも少な
い。
流れることもないので、ラデイエーシヨンも少な
い。
さらに一つの接続回路でカスケード接続のフイ
ルタ装置を構成できるので、極めて簡単な構成で
特性の良いフイルタ装置を得ることができる。
ルタ装置を構成できるので、極めて簡単な構成で
特性の良いフイルタ装置を得ることができる。
また第４図、第５図は本発明の他の例を示す。
まず第４図は接続回路において直流レベルの補正
を行う場合である。
まず第４図は接続回路において直流レベルの補正
を行う場合である。
すなわち上述の回路において、
（a0＋a2＋a4）・（b1＋b3＋b5）＝１
が成立しないときは、BBDbに供給される信号の
直流レベルが変動して、良好な伝達が行えなくな
る。
直流レベルが変動して、良好な伝達が行えなくな
る。
そこで図において、BBDbの入力端子1bに入力
信号VSの直流成分VSDCが供給されると共にこの
BBDbのコンデンサCb0のコールドエンド側が端
子６から切離される。またコンプリメンタリーな
トランジスタ１７，１８のエミツタが互いに接続
され、この接続点がコンデンサCb0のコールドエ
ンド側に接続される。さらにトランジスタ１７，
１８のベースが互いに接続され、この接続点が端
子６′に接続される。
信号VSの直流成分VSDCが供給されると共にこの
BBDbのコンデンサCb0のコールドエンド側が端
子６から切離される。またコンプリメンタリーな
トランジスタ１７，１８のエミツタが互いに接続
され、この接続点がコンデンサCb0のコールドエ
ンド側に接続される。さらにトランジスタ１７，
１８のベースが互いに接続され、この接続点が端
子６′に接続される。
そしてpnp形のトランジスタ１８のコレクタが
接地され、npn形のトランジスタ１７のコレクタ
がカレントミラー回路M2を構成する入力側のト
ランジスタ１９のコレクタ及びベースに接続さ
れ、このトランジスタ１９のエミツタが抵抗値
Rx′の抵抗器２０を通じて電源端子４に接続され
る。このカレントミラー回路M2の出力側のトラ
ンジスタが３個〔２１2，２１4，２１6〕設けら
れ、これらのトランジスタ２１2，２１4，２１6
のベースがトランジスタ１９のベースに接続され
る。さらにこれらのトランジスタ２１2，２１4，
２１6のエミツタがそれぞれ抵抗値R2′，R4′，
R6′の抵抗器２２2，２２4，２２6を通じて電源端
子４に接続される。
接地され、npn形のトランジスタ１７のコレクタ
がカレントミラー回路M2を構成する入力側のト
ランジスタ１９のコレクタ及びベースに接続さ
れ、このトランジスタ１９のエミツタが抵抗値
Rx′の抵抗器２０を通じて電源端子４に接続され
る。このカレントミラー回路M2の出力側のトラ
ンジスタが３個〔２１2，２１4，２１6〕設けら
れ、これらのトランジスタ２１2，２１4，２１6
のベースがトランジスタ１９のベースに接続され
る。さらにこれらのトランジスタ２１2，２１4，
２１6のエミツタがそれぞれ抵抗値R2′，R4′，
R6′の抵抗器２２2，２２4，２２6を通じて電源端
子４に接続される。
またこの例においては、BBDaのサフイツクス
が奇数のコンデンサCa1，Ca3，Ca5から信号を得
ている。すなわちこれらが分割され、分割された
一方のコンデンサCa1′，Ca3′，Ca5′のコールドエ
ンド側がトランジスタ１１，１２のエミツタの接
続点に接続されると共に、ベースの接続点が端子
７′を通じて発振器８に接続される。そしてこの
発振器８から信号φ2と同位相で、信号φ1′と等し
い電位を取る信号φ2′が端子７′に供給される。
が奇数のコンデンサCa1，Ca3，Ca5から信号を得
ている。すなわちこれらが分割され、分割された
一方のコンデンサCa1′，Ca3′，Ca5′のコールドエ
ンド側がトランジスタ１１，１２のエミツタの接
続点に接続されると共に、ベースの接続点が端子
７′を通じて発振器８に接続される。そしてこの
発振器８から信号φ2と同位相で、信号φ1′と等し
い電位を取る信号φ2′が端子７′に供給される。
さらにカレントミラー回路M1に出力トランジ
スタ１５2，１５4，１５6が設けられ、そのエミ
ツタがそれぞれ抵抗値R2，R4，R6の抵抗器１６
２，１６4，１６6を通じて接地される。
スタ１５2，１５4，１５6が設けられ、そのエミ
ツタがそれぞれ抵抗値R2，R4，R6の抵抗器１６
２，１６4，１６6を通じて接地される。
そしてこのトランジスタ１５2，１５4，１５6
及び２１2，２１4，２１6の、サフイツクスの等
しいもの同士のコレクタが互に接続され、この接
続点がそれぞれBBDbのコンデンサCb2，Cb4，Cb6
のホツトエンド側に接続される。
及び２１2，２１4，２１6の、サフイツクスの等
しいもの同士のコレクタが互に接続され、この接
続点がそれぞれBBDbのコンデンサCb2，Cb4，Cb6
のホツトエンド側に接続される。
この回路において、BBDaのコンデンサの分割
の係数をa1，a3，a5とし、またRx／R2＝b2、Rx／R4＝ b4、Rx／R6＝b6とすると、（但しRxは抵抗器１４の 抵抗値とする）入力端子１からコンデンサCb6の
ホツトエンド側までの伝達関数Ｈ（ｚ）は Ｈ（ｚ）＝Z-1（a1＋a3Z-1＋a5Z-2） ・（b6＋b4Z-1＋b2Z-2） となる。
の係数をa1，a3，a5とし、またRx／R2＝b2、Rx／R4＝ b4、Rx／R6＝b6とすると、（但しRxは抵抗器１４の 抵抗値とする）入力端子１からコンデンサCb6の
ホツトエンド側までの伝達関数Ｈ（ｚ）は Ｈ（ｚ）＝Z-1（a1＋a3Z-1＋a5Z-2） ・（b6＋b4Z-1＋b2Z-2） となる。
そしてこの回路において、抵抗値Rx′，R2′，
R4′，R6′を Rx′／R2′＝（a1＋a3＋a5）Rx／R2 Rx′／R4′＝（a1＋a3＋a5）Rx／R4 Rx′／R6′＝（a1＋a3＋a5）Rx／R6 とすることにより、コンデンサCb2，Cb4，Cb6か
ら抽出される信号の直流成分が除去され、同時に
入力端子1bから直流成分VSDCが供給されるので、
BBDa，BBDb間の直流レベルが等しくなる。
R4′，R6′を Rx′／R2′＝（a1＋a3＋a5）Rx／R2 Rx′／R4′＝（a1＋a3＋a5）Rx／R4 Rx′／R6′＝（a1＋a3＋a5）Rx／R6 とすることにより、コンデンサCb2，Cb4，Cb6か
ら抽出される信号の直流成分が除去され、同時に
入力端子1bから直流成分VSDCが供給されるので、
BBDa，BBDb間の直流レベルが等しくなる。
また第５図は、BBDaで構成される第１のフイ
ルタおいて、係数に正負の符号を持たせる場合で
ある。
ルタおいて、係数に正負の符号を持たせる場合で
ある。
図において、BBDaのコンデンサCa1，Ca2，
Ca5，Ca6が分割され、分割された一方のコンデン
サCa1′，Ca5′のコールドエンド側がトランジスタ
１７，１８のエミツタの接続点に接続されると共
にこれらのベースの接続点が端子７′に接続され
る。またコンデンサCa2′，Ca6′のコールドエンド
側がトランジスタ１１，１２のエミツタの接続点
に接続されると共に、これらのベースの接続点が
端子６′に接続される。
Ca5，Ca6が分割され、分割された一方のコンデン
サCa1′，Ca5′のコールドエンド側がトランジスタ
１７，１８のエミツタの接続点に接続されると共
にこれらのベースの接続点が端子７′に接続され
る。またコンデンサCa2′，Ca6′のコールドエンド
側がトランジスタ１１，１２のエミツタの接続点
に接続されると共に、これらのベースの接続点が
端子６′に接続される。
さらにカレントミラー回路M1のトランジスタ
１５1，１５3，１５5と、カレレントミラー回路
M2のトランジスタ２１1，２１3，２１5とのそれ
ぞれサフイツクスの等しいトランジスタのコレク
タが互に接続され、この接続点がそれぞれBBDb
のコンデンサCb1，Cb3，Cb5のホツトエンド側に
接続される。
１５1，１５3，１５5と、カレレントミラー回路
M2のトランジスタ２１1，２１3，２１5とのそれ
ぞれサフイツクスの等しいトランジスタのコレク
タが互に接続され、この接続点がそれぞれBBDb
のコンデンサCb1，Cb3，Cb5のホツトエンド側に
接続される。
この回路において、BBDaのコンデンサの分割
の係数をa1，a2，a5，a6として、 a1＋a5＝a2＋a6 とし、またRx／R1＝Rx′／R1′＝b1、Rx／R3＝Rx′／R3
′＝b3、 Rx／R5＝Rx′／R5′＝b5とすると、BBDa，BBDb間の直 流レベルが等しくなる。
の係数をa1，a2，a5，a6として、 a1＋a5＝a2＋a6 とし、またRx／R1＝Rx′／R1′＝b1、Rx／R3＝Rx′／R3
′＝b3、 Rx／R5＝Rx′／R5′＝b5とすると、BBDa，BBDb間の直 流レベルが等しくなる。
そしてこの回路の伝達関数Ｈ（ｚ）は
Ｈ（ｚ）＝（−a1＋a2Z-1−a5Z-2＋a6Z-3）
（b5＋b3Z-1＋b1Z-2）
となる。
こうして本発明によれば極めて簡単な構成で、
カスケード接続されたトランスバーサルフイルタ
を形成することができる。
カスケード接続されたトランスバーサルフイルタ
を形成することができる。
なお本発明はBBDに限らずCCDにも適用でき
る。
る。
第１図、第２図は従来の装置の説明のための
図、第３図は本発明の一例の接続図、第４図、第
５図は他の例の構成図である。 １は入力端子、１１，１２はコンプリメンタリ
ーなトランジスタ、１４，１６は抵抗器、Ｍはカ
レントミラー回路、ＣはBBDを構成するコンデ
ンサである。
図、第３図は本発明の一例の接続図、第４図、第
５図は他の例の構成図である。 １は入力端子、１１，１２はコンプリメンタリ
ーなトランジスタ、１４，１６は抵抗器、Ｍはカ
レントミラー回路、ＣはBBDを構成するコンデ
ンサである。
Claims (1)
- １ 第１の電荷転送素子の複数段の容量を夫々所
望比に容量分割することにより第１のフイルタ回
路を構成し、第２の電荷転送素子の複数段の容量
と電流源の組み合わせにより第２のフイルタ回路
を構成し、上記第１の電荷転送素子の容量分割さ
れた複数段の出力信号を加算して加算信号を出力
し、該加算信号を上記電流源に供給して上記第２
の電荷転送素子の複数段の容量に夫々複数の信号
電流を供給するようになし、上記電流源はカレン
トミラー回路にて形成されることを特徴とするト
ランスバーサルフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3715180A JPS56134821A (en) | 1980-03-24 | 1980-03-24 | Transversal filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3715180A JPS56134821A (en) | 1980-03-24 | 1980-03-24 | Transversal filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56134821A JPS56134821A (en) | 1981-10-21 |
| JPS6322487B2 true JPS6322487B2 (ja) | 1988-05-12 |
Family
ID=12489601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3715180A Granted JPS56134821A (en) | 1980-03-24 | 1980-03-24 | Transversal filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56134821A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0660256A (ja) * | 1992-08-07 | 1994-03-04 | Kyowa Kogyosho:Kk | ゲーム機能付き自動販売機 |
-
1980
- 1980-03-24 JP JP3715180A patent/JPS56134821A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56134821A (en) | 1981-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6313365B2 (ja) | ||
| JPS60254815A (ja) | フイルタ装置 | |
| US4558292A (en) | Low pass filter | |
| US4331944A (en) | Switched-capacitor resistor simulation circuits | |
| JPS628046B2 (ja) | ||
| JPS6317248B2 (ja) | ||
| JPS6346606B2 (ja) | ||
| JPH0245372B2 (ja) | ||
| JPS6324328B2 (ja) | ||
| US5708385A (en) | Weighted addition circuit | |
| CA1160694A (en) | Filter circuit having a charge transfer device | |
| JPS6043595B2 (ja) | 電荷転送素子の出力回路 | |
| JPS6221411B2 (ja) | ||
| JPH0230204B2 (ja) | ||
| JPS6043594B2 (ja) | 電荷転送素子の出力回路 | |
| JPS63879B2 (ja) | ||
| JPH05243857A (ja) | オフセット不感型スイッチトキャパシタ増幅回路 | |
| JPS6359315B2 (ja) | ||
| JP2003143008A (ja) | Ｄａ変換器 | |
| JP2746955B2 (ja) | オフセット補正回路 | |
| JPH0228925B2 (ja) | ||
| KR830001957B1 (ko) | 비순회형 트랜스 버어설필터 | |
| JPH0640617B2 (ja) | スイツチト・キヤパシタ・フイルタ | |
| JPH11112298A (ja) | リング発振回路 | |
| JP2751160B2 (ja) | ジャイレータ遅延装置 |