JPH02304928A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPH02304928A
JPH02304928A JP12420689A JP12420689A JPH02304928A JP H02304928 A JPH02304928 A JP H02304928A JP 12420689 A JP12420689 A JP 12420689A JP 12420689 A JP12420689 A JP 12420689A JP H02304928 A JPH02304928 A JP H02304928A
Authority
JP
Japan
Prior art keywords
wiring
aluminum
polysilicon
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12420689A
Other languages
English (en)
Inventor
Chiaki Sasaoka
千秋 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12420689A priority Critical patent/JPH02304928A/ja
Publication of JPH02304928A publication Critical patent/JPH02304928A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は配線の形成方法に関し、さらに詳しくはアルミ
ニウム配線の形成方法に関する。
[従来の技術] 光通信に代表される大容量の通信や、高速の計算機を実
現するために、より高速動作の可能な半導体集積回路の
実現が望まれている。集積回路の動作速度を決定する要
因には、個々の素子のスイッチング速度の他に配線抵抗
が挙げられる。素子の微細化が進むにつれてスイッチン
グ速度は向上してきたが、逆に配線幅が小さくなるため
配線抵抗は増加する傾向にある。従って高速の動作を得
るためには、配線の抵抗を低減することが不可欠である
従来の配線プロセスでは、配線材料としてポリシリコン
やアルミニウムが主に用いられてきた。
このうち、アルミニウムは、抵抗率が2.7μΩ・cm
とポリシリコンに比べて2桁以上低く、また加工も容易
であるなど、低抵抗配線材料として有利である。通常、
アルミニウム配線は、アルミニウム層をスパッタまたは
蒸着で堆積した後、フォトリソグラフィーを用いてパタ
ーニングし、さらにエツチングを行って形成される。
[発明が解決しようとする課題] MOSトランジスタのソース、ドレイン領域は、通常ゲ
ート電極をマスクとしてイオン打ち込みを行うセルファ
ラインプロセスにより作製されている。セルファライン
プロセスでは、まずゲート電極形成および配線形成を行
った俊、イオン打ち込みを行い、イオン打ち込み後に不
純物の活性化をはかるため高温熱処理が行われる。従っ
て、ゲート電極材料および配線材料は、打ち込み後の熱
処理に耐え得る高耐熱性のものである必要がある。
しかし、アルミニウムは融点が660 ’Cと低く、熱
処理によって断線するため、ゲート電極やその周辺の配
線として用いることができない。セルファラインでない
プロセスによれば低抵抗のアルミニウムゲートを実現す
ることが可能となるが、使用するフォトマスク数が増え
、歩留まりの低下を招くという欠点がある。
本発明は以上述べたような従来の課題に対処してなされ
たもので、ポリシリコン配線プロセスをそのまま用いな
がら、かつ低抵抗のアルミニウム配線を行うことのでき
る配線の形成方法を提供することを目的とする。
[課題を解決するための手段] 本発明は、基板上にポリシリコンよりなる配線を形成す
る工程と、分子中にアルミニウムとハロゲン原子の結合
を1個または2個含む有機アルミニウムガス雰囲気中で
前記基板を熱処理し、ポリシリコン配線の一部またはす
べてをアルミニウムに置換する工程とを備えてなること
を特徴とする配線の形成方法である。
[作用] 以下、本発明の作用について、分子内にアルミニウムと
ハロゲン原子の結合を1個または2個含む有機金属とし
てジエチルアルミニウムクロライド((02H5)2 
Al1 Cll :DEAβCβ)を例にとって説明す
る。
第2図はアルミニウム基板上にDEAβCβを供給した
ときの生成炭化水素のマススペクトルである。DEAj
Cβは、アルミニウム表面での触媒作用によってβ解離
により分解し、AβCflとC2H4を生成する。一方
、S i 02上にDEAj7G!を供給したときはラ
ジカル解裂により分解し、第3図に示すようにC2H6
、C4H1oを生成してAICβとなる。ラジカル解裂
の分解温度T1は、β解離の分解温度Toに比べ高い。
従って、基板としてアルミニウムが部分的に堆積された
SiO2を用いた場合、前記基板上にD巳AI C1が
供給されると、基板温度To以上T1以下においては、
DEAfl C2はアルミニウム上でのみA470βに
分解する。同様に3i表面も、アルミニウム基板表面で
認められる触媒作用を有するため、DEAICffiは
これらの表面上で選択的にAll C1に分解する。
Si基板上においては、分解により生じたAItC2は
、3iにより次式に示すように還元される。
4Aj20β+3i→ 4Aβ+SiCβ4   ・・・(1)従って、5i0
2上にポリシリコン配線を形成し、DEAICI!雰囲
気で熱処理すると、ポリシリコン部分においてのみDE
Aj2 Clが分解して八βC!となり、(1)式の還
元反応により5ih(A2に置換される。すなわち直接
A1配線を行ったのと同じ効果が得られる。
本発明によるアルミニウム配線の形成は、イオン打ち込
み後のアニールを行った後で行うことができるので、本
発明による配線プロセスは、ポリシリコンの配線プロセ
スと同等の高耐熱性を有する。
さらに、ポリシリコン配線の表面をAでで置換して形成
した配線は、ポリシリコン配線よりも低抵抗で、また八
で金属のみによる配線と比べてエレクトロマイグレーシ
ョンが減少する。
[実施例] 以下、本発明の一実施例について、図面を用いて詳細に
説明する。
第1図は本発明によるアルミニウム配線の形成工程を示
す配線部の断面図である。基板としては、第1図(a)
に示すように、S i (too)基板101上に10
0人の熱酸化5i02層102.5000へのノンドー
プポリシリコン層103が順次形成されているものを用
いた。
第1の工程において、前記基板101上に、フォトリソ
グラフィーにより第1図(b)に示す幅5000人のポ
リシリコン配線103aを形成した。引き続き第2の工
程においては、前記ポリシリコン配線基板をDEAIC
j!雰囲気中で熱処理し、第1図(C)に示すアルミニ
ウム配線104を形成した。
熱処理は、90 Torrの水素雰囲気中で行い、熱処
理条件は、基板温度を340℃、熱処理時間を3分、D
EAJ CJ!分圧を0.05Torrとした。
上記熱処理後、S i 02部分にはなんら堆積物は認
められなかった。オージェ電子分光により分析を行った
結果、ポリシリコン配線はすべてアルミニウムに置換さ
れていることが確認された。置換されたアルミニウム配
線の抵抗率を測定したところ、2.9μΩ・cmであり
、バルクのアルミニウムの抵抗率2.7μΩ・cmとほ
ぼ等しい値が1qられた。
次に、熱処理時間を30秒として同様の処理を行った。
この場合、表面から1000人だけがA2に置換されて
いることがわかった。従って、熱処理時間を調整するこ
とにより、Af!に置換される割合を制御できることが
確認された。
本実施例では、八で原子を含む有機金属とじてジエチル
アルミニウムクロライドを用いたが、本発明はこれに限
定されず、ジメチルアルミニウムクロライド、ジイソブ
チルアルミニウムクロライド、エチルアルミニウムジク
ロライド、メチルアルミニウムジクロライド、イソブチ
ルアルミニウムジクロライドを用いた場合も同様の効果
が得られる。さらにこれらの分子中のアルミニウムとハ
ロゲン原子の結合における塩素原子が、フッ素、臭素、
ヨウ素で置き換えられたものについても同様の効果が得
られる。
また、本実施例では、減圧下での熱処理を示したが、本
発明におけるアルミニウム選択形成は、有機アルミニウ
ムの分解が基板表面の触媒作用により選択的に起こるこ
とを刊用したものなので、常圧下での熱処理でも同様の
効果が得られる。
[発明の効果] 以上説明したように、本発明の方法を用いれば、ポリシ
リコン配線プロセスをそのまま用い、ざらにポリシリコ
ンプロセスの高耐熱性を維持しながら抵抗の低いアルミ
ニウム配線を形成することができる。従って本発明によ
り、集積度が高く、かつ高速の半導体集積回路を実現す
ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を工程順に示す配線部の断面
図、第2図はAβ基板上にDEAJICJ!を供給した
ときに生成される炭化水素のマススペクトルを示す図、
第3図はS i 02基板上にDEAN C9を供給し
たときに生成される炭化水素のマススペクトルを示す図
でおる。 101・・・S i (100)基板 102・・・S i 02 103・・・ポリシリコン 103a・・・ポリシリコン配線 104・・・アルミニウム配線

Claims (1)

    【特許請求の範囲】
  1. (1)基板上にポリシリコンよりなる配線を形成する工
    程と、分子中にアルミニウムとハロゲン原子の結合を1
    個または2個含む有機アルミニウムガス雰囲気中で前記
    基板を熱処理し、ポリシリコン配線の一部またはすべて
    をアルミニウムに置換する工程とを備えてなることを特
    徴とする配線の形成方法。
JP12420689A 1989-05-19 1989-05-19 配線の形成方法 Pending JPH02304928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12420689A JPH02304928A (ja) 1989-05-19 1989-05-19 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12420689A JPH02304928A (ja) 1989-05-19 1989-05-19 配線の形成方法

Publications (1)

Publication Number Publication Date
JPH02304928A true JPH02304928A (ja) 1990-12-18

Family

ID=14879618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12420689A Pending JPH02304928A (ja) 1989-05-19 1989-05-19 配線の形成方法

Country Status (1)

Country Link
JP (1) JPH02304928A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326052A (ja) * 1993-05-14 1994-11-25 Nec Corp 薄膜形成法
GB2338594A (en) * 1998-06-16 1999-12-22 Samsung Electronics Co Ltd A method of forming a selective metal layer
US6372598B2 (en) 1998-06-16 2002-04-16 Samsung Electronics Co., Ltd. Method of forming selective metal layer and method of forming capacitor and filling contact hole using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421942A (en) * 1987-07-17 1989-01-25 Hitachi Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421942A (en) * 1987-07-17 1989-01-25 Hitachi Ltd Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326052A (ja) * 1993-05-14 1994-11-25 Nec Corp 薄膜形成法
GB2338594A (en) * 1998-06-16 1999-12-22 Samsung Electronics Co Ltd A method of forming a selective metal layer
US6372598B2 (en) 1998-06-16 2002-04-16 Samsung Electronics Co., Ltd. Method of forming selective metal layer and method of forming capacitor and filling contact hole using the same

Similar Documents

Publication Publication Date Title
JPH0458688B2 (ja)
JPS61203636A (ja) 耐熱金属シリサイド層の形成方法
US5756392A (en) Method of formation of polycide in a semiconductor IC device
JPH0577327B2 (ja)
KR100456315B1 (ko) 반도체소자의 게이트전극 형성방법
JPS61166075A (ja) 半導体装置およびその製造方法
JPH02304928A (ja) 配線の形成方法
JP4955848B2 (ja) 電子素子用基板製造方法
JPH0464226A (ja) 金属フッ化膜を備えた電子装置
JPH07114203B2 (ja) 半導体装置の製造方法
US5946599A (en) Method of manufacturing a semiconductor IC device
KR950007671B1 (ko) 텅스텐 박막의 증착방법
JP2946543B2 (ja) 半導体装置の製造方法
KR100317338B1 (ko) 반도체 소자 제조 방법
JPH07107933B2 (ja) ポリサイドパタ−ンの形成方法
KR100431306B1 (ko) 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법
KR100293819B1 (ko) 반도체 소자의 제조방법
KR100332134B1 (ko) 반도체소자의게이트전극형성방법
KR100447979B1 (ko) 반도체 소자의 게이트 형성방법
JP2639672B2 (ja) 炭素膜の形成された半導体装置の作製方法
JP3287558B2 (ja) 半導体装置の作製方法
JPH0669498A (ja) 半導体装置およびその製造方法
JPS6138264B2 (ja)
JPH02250354A (ja) 半導体装置の製造方法
KR100321720B1 (ko) 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법