JPH02309427A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH02309427A JPH02309427A JP1130860A JP13086089A JPH02309427A JP H02309427 A JPH02309427 A JP H02309427A JP 1130860 A JP1130860 A JP 1130860A JP 13086089 A JP13086089 A JP 13086089A JP H02309427 A JPH02309427 A JP H02309427A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- state
- circuit device
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は論理シミュレーションにおける論理ゲートの入
力の状態から出力の状態を求める処理を行う集積回路装
置に関すも 従来の技術 論理シミュレーションとは論理回路にある入力を印加し
たとき、いかなる出力が現れるかを模擬することである
。従って、種々の論理ゲートについてその入力の状態か
ら出力の状態を求める評価と呼ばれる処理が必要となも 従来の論理ゲートの出力の状態を求める集積回路装置（
友 第４図に示すように集積回路装置４０において、論
理ゲートの種類の各々について入力の状態から出力の状
態を求める評価回路１５ａないし１５ｃを備え これら
に論理ゲートの入力の状態１１を印加し 評価回路１５
ａないし１５ｃのうち論理ゲートの種類を示す型入力１
２に該当するものの出力を選択手段４６によって選択し
評価出力１７へ出力するものであった 発明が解決しようとする課題 前述した従来の集積回路装置においてＣ友 論理ゲー
トの種類に変更や増減があった場合穴 評価における処
理の方法に変更があった場合ＩＱ 集積回路装置その
ものを新しく設計し 製作しなけらばならないという問
題点があり九 本発明（よ 係る問題点に鑑みてなされたもので、評価
の処理の変更等に容易に対応できる集積回路装置を提供
することを目的とする。
力の状態から出力の状態を求める処理を行う集積回路装
置に関すも 従来の技術 論理シミュレーションとは論理回路にある入力を印加し
たとき、いかなる出力が現れるかを模擬することである
。従って、種々の論理ゲートについてその入力の状態か
ら出力の状態を求める評価と呼ばれる処理が必要となも 従来の論理ゲートの出力の状態を求める集積回路装置（
友 第４図に示すように集積回路装置４０において、論
理ゲートの種類の各々について入力の状態から出力の状
態を求める評価回路１５ａないし１５ｃを備え これら
に論理ゲートの入力の状態１１を印加し 評価回路１５
ａないし１５ｃのうち論理ゲートの種類を示す型入力１
２に該当するものの出力を選択手段４６によって選択し
評価出力１７へ出力するものであった 発明が解決しようとする課題 前述した従来の集積回路装置においてＣ友 論理ゲー
トの種類に変更や増減があった場合穴 評価における処
理の方法に変更があった場合ＩＱ 集積回路装置その
ものを新しく設計し 製作しなけらばならないという問
題点があり九 本発明（よ 係る問題点に鑑みてなされたもので、評価
の処理の変更等に容易に対応できる集積回路装置を提供
することを目的とする。
課題を解決するための手段
本発明１友 論理ゲートの人力の状態から該論理ゲート
の出力の状態を求める評価手段と、該評価手段に入力さ
れる前記論理ゲートの種類を示す型入力と、論理ゲート
の出力の状態を示す状態入力と、前記状態入力が有効か
無効かを示すフラグ入力と、前記型入力と前記フラグ入
力とにより前記評価手段の出力と前記状態入力のうち１
つを選択し出力する選択手段とを備えた集積回路装置論
理であａ 作用 本発明は上述の構成により、評価手段により論理ゲート
の出力を集積回路装置内で求めることができ、さらに状
態人力を備えることで集積回路装置外で求められた論理
ゲートの出力を利用することが可能となり、集積回路装
置の新たな設計と製作を行うことなしく 評価の処理の
変更等に対応できる。
の出力の状態を求める評価手段と、該評価手段に入力さ
れる前記論理ゲートの種類を示す型入力と、論理ゲート
の出力の状態を示す状態入力と、前記状態入力が有効か
無効かを示すフラグ入力と、前記型入力と前記フラグ入
力とにより前記評価手段の出力と前記状態入力のうち１
つを選択し出力する選択手段とを備えた集積回路装置論
理であａ 作用 本発明は上述の構成により、評価手段により論理ゲート
の出力を集積回路装置内で求めることができ、さらに状
態人力を備えることで集積回路装置外で求められた論理
ゲートの出力を利用することが可能となり、集積回路装
置の新たな設計と製作を行うことなしく 評価の処理の
変更等に対応できる。
フラグ人力（友 状態入力が有効である力＼ 即ち集積
回路装置の外部で論理ゲートの出力を求めた結果を論理
ゲートの出力として用いる力＼ あるいは状態入力が無
効である力＼ 即ち集積回路装置内の評価手段で求めた
論理ゲートの出力の状態を用いる力＼ を指示すも 実施例 以下に図面を用いて本発明に係る集積回路装置の実施例
を説明すも 第１図は本発明に係る集積回路装置の実施例を示したブ
ロック図であム ここで、１０は集積回路装置１１は論理ゲートの人力状
態を入力する入力状態人力１２は論理ゲートの種類を人
力する型入Ａ ｔａは論理ゲートの出力状態を入力す
る出力状態人ｆＪ、１４は出力状態人力１３の値が有効
であるか無効であるかを示すフラグ人力であも まり１５は論理ゲートの人力の状態から出力の状態を求
める評価手段であり、論理ゲートの種類の各々について
評価回路１５ａないし１５ｃを備えていも １６は型入力１２で示される論理ゲートの種類に該当す
る評価手段１５の出力１８ａないし１８ｃあるいは出力
状態人力１３から１つを型入力１２とフラグ人力１４に
よって選択し 出力する選択手段であ、Ｌ １７は選
択手段１６の出力を出力する出力状態出力であも 論理ゲートの出力の状態を求める集積回路装置に（よ
第１図に示した構成要素の他に必要な構成要素がある力
曵 本発明の説明には必要がないので省略し九 第１図に示した本発明に係る集積回路装置は以下に述べ
るように動作すａ まず論理ゲートの入力の状態が入力状態人力１１より入
力されも これは同時に評価回路１５ａないし１５ｃへ
入力されも 評価回路１５ａないし１５ｃは論理ゲートの種類の各々
について入力の状態から出力の状態を求めるものであり
、例えば評価回路１５ａが２人力ＡＮＤのものであれ（
′Ｌ 第２図（ｂ）に示す回路で実現できる。ここでは
入力の状態は２ビツトで表現され そのビット割当は第
２図（ａ）に示ｔ。鑞第１図と同じ機能の構成要素には
同じ番号を付した 評価回路１５ａないし１５ｃｌ；ｔ、 求めた論理ゲ
ートの出力の状態をそれぞれ１８ａないし１８ｃへ出力
す次く 選択手段１６が型入力１２およびフラグ人力１
４により評価手段１５の出力１８ａないし１８ｃおよび
出力状態人力１３のう板 いずれか１つを選択し出力状
態出力１７へ出力すａ 選択手段１６（ヨ 例えば第３図に示す回路で実現で
きも 第３図は選択手段１６の一例を示したブロック図であも
ここで３１および３２はそれぞれデコーダであａ ま
た 第１図と同じ機能の構成要素には同じ番号を付し九 第３図に示した選択手段１６ ！瓜 評価手段１５の
出力１８ａないし１８ｃのうち型入力１２に該当するも
のを選択しかス その選択されたものと出力状態入力１
３とのうちいずれか１方をフラグ入力により選択するも
のであも ここで、例えば型入力１２とフラグ入力とを一度にデコ
ードして、評価手段１５の出力１８ａないし１８Ｃおよ
び出力状態人力１３のうちから１つを選択してもよｔ〜 第１図に示した本発明に係る集積回路装置において（よ
通焦 フラグ人力１４を出力状態人力１３が無効であ
ることを示す状態にしておく。即板 論理ゲートの出力
の状態を求めるために評価手段Ｉ５を用いる。
回路装置の外部で論理ゲートの出力を求めた結果を論理
ゲートの出力として用いる力＼ あるいは状態入力が無
効である力＼ 即ち集積回路装置内の評価手段で求めた
論理ゲートの出力の状態を用いる力＼ を指示すも 実施例 以下に図面を用いて本発明に係る集積回路装置の実施例
を説明すも 第１図は本発明に係る集積回路装置の実施例を示したブ
ロック図であム ここで、１０は集積回路装置１１は論理ゲートの人力状
態を入力する入力状態人力１２は論理ゲートの種類を人
力する型入Ａ ｔａは論理ゲートの出力状態を入力す
る出力状態人ｆＪ、１４は出力状態人力１３の値が有効
であるか無効であるかを示すフラグ人力であも まり１５は論理ゲートの人力の状態から出力の状態を求
める評価手段であり、論理ゲートの種類の各々について
評価回路１５ａないし１５ｃを備えていも １６は型入力１２で示される論理ゲートの種類に該当す
る評価手段１５の出力１８ａないし１８ｃあるいは出力
状態人力１３から１つを型入力１２とフラグ人力１４に
よって選択し 出力する選択手段であ、Ｌ １７は選
択手段１６の出力を出力する出力状態出力であも 論理ゲートの出力の状態を求める集積回路装置に（よ
第１図に示した構成要素の他に必要な構成要素がある力
曵 本発明の説明には必要がないので省略し九 第１図に示した本発明に係る集積回路装置は以下に述べ
るように動作すａ まず論理ゲートの入力の状態が入力状態人力１１より入
力されも これは同時に評価回路１５ａないし１５ｃへ
入力されも 評価回路１５ａないし１５ｃは論理ゲートの種類の各々
について入力の状態から出力の状態を求めるものであり
、例えば評価回路１５ａが２人力ＡＮＤのものであれ（
′Ｌ 第２図（ｂ）に示す回路で実現できる。ここでは
入力の状態は２ビツトで表現され そのビット割当は第
２図（ａ）に示ｔ。鑞第１図と同じ機能の構成要素には
同じ番号を付した 評価回路１５ａないし１５ｃｌ；ｔ、 求めた論理ゲ
ートの出力の状態をそれぞれ１８ａないし１８ｃへ出力
す次く 選択手段１６が型入力１２およびフラグ人力１
４により評価手段１５の出力１８ａないし１８ｃおよび
出力状態人力１３のう板 いずれか１つを選択し出力状
態出力１７へ出力すａ 選択手段１６（ヨ 例えば第３図に示す回路で実現で
きも 第３図は選択手段１６の一例を示したブロック図であも
ここで３１および３２はそれぞれデコーダであａ ま
た 第１図と同じ機能の構成要素には同じ番号を付し九 第３図に示した選択手段１６ ！瓜 評価手段１５の
出力１８ａないし１８ｃのうち型入力１２に該当するも
のを選択しかス その選択されたものと出力状態入力１
３とのうちいずれか１方をフラグ入力により選択するも
のであも ここで、例えば型入力１２とフラグ入力とを一度にデコ
ードして、評価手段１５の出力１８ａないし１８Ｃおよ
び出力状態人力１３のうちから１つを選択してもよｔ〜 第１図に示した本発明に係る集積回路装置において（よ
通焦 フラグ人力１４を出力状態人力１３が無効であ
ることを示す状態にしておく。即板 論理ゲートの出力
の状態を求めるために評価手段Ｉ５を用いる。
さて、論理ゲートの種類に変更や増減が発生したり評価
における処理の方法に変更が発生し 評価手段１５で論
理ゲートの出力の状態を求めることができなくなる場合
がある。このとき、集積回路装置１０の外部に論理ゲー
トの出力の状態を求める手段およびこの手段で求めた論
理ゲートの出力の状態が有効であることを示す出力を発
生する手段を設置す、それぞれ出力状態人力１３および
フラグ人力１４へ接続することにより、集積回路装置Ｉ
Ｏの新たな設計や製作をすることを必要とせず容易に変
更に対応できる。
における処理の方法に変更が発生し 評価手段１５で論
理ゲートの出力の状態を求めることができなくなる場合
がある。このとき、集積回路装置１０の外部に論理ゲー
トの出力の状態を求める手段およびこの手段で求めた論
理ゲートの出力の状態が有効であることを示す出力を発
生する手段を設置す、それぞれ出力状態人力１３および
フラグ人力１４へ接続することにより、集積回路装置Ｉ
Ｏの新たな設計や製作をすることを必要とせず容易に変
更に対応できる。
発明の効果
以上の説明から明らかなよう艮 本発明に係る集積回路
装置（友 論理ゲートの種類の変更や増減さらに評価に
おける処理の方法の変更等に容易に対応でき、大きな実
用上の効果を有するものであも
装置（友 論理ゲートの種類の変更や増減さらに評価に
おける処理の方法の変更等に容易に対応でき、大きな実
用上の効果を有するものであも
第１図は本発明に係る集積回路装置の実施例を示したブ
ロック図 第２図（ａ）、（ｂ）はそれぞれ入力状態の
ビット割当を示した図および第１図の評価回路の一例を
示した回路医 第３図は第１図の選択手段の一例を示し
たブロックは 第４図は従来の集積回路装置を示したブ
ロック図であ４１０．４０・・・集積回路装置 １１・
・・入力状寝入ｆｉ １２・・・型入力１３・・・出
力状態人力 １４・・・フラグ入九１５・・・評価手Ｕ
１６，４６・・・選択手龍代理人の氏名 弁理士
粟野重孝 ほか１名嬉 １ 図 第 ２ 図 ＋（Ｌ） １５１Ｌ 第３図 第４図
ロック図 第２図（ａ）、（ｂ）はそれぞれ入力状態の
ビット割当を示した図および第１図の評価回路の一例を
示した回路医 第３図は第１図の選択手段の一例を示し
たブロックは 第４図は従来の集積回路装置を示したブ
ロック図であ４１０．４０・・・集積回路装置 １１・
・・入力状寝入ｆｉ １２・・・型入力１３・・・出
力状態人力 １４・・・フラグ入九１５・・・評価手Ｕ
１６，４６・・・選択手龍代理人の氏名 弁理士
粟野重孝 ほか１名嬉 １ 図 第 ２ 図 ＋（Ｌ） １５１Ｌ 第３図 第４図
Claims (1)
- 論理ゲートの入力の状態から該論理ゲートの出力の状態
を求める評価手段と、該評価手段に入力される前記論理
ゲートの種類を示す型入力と、論理ゲートの出力の状態
を示す状態入力と、前記状態入力が有効か無効かを示す
フラグ入力と、前記型入力と前記フラグ入力とにより前
記評価手段の出力と前記状態入力のうち１つを選択し出
力する選択手段とを備えた集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130860A JPH02309427A (ja) | 1989-05-24 | 1989-05-24 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130860A JPH02309427A (ja) | 1989-05-24 | 1989-05-24 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02309427A true JPH02309427A (ja) | 1990-12-25 |
Family
ID=15044392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1130860A Pending JPH02309427A (ja) | 1989-05-24 | 1989-05-24 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02309427A (ja) |
-
1989
- 1989-05-24 JP JP1130860A patent/JPH02309427A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106949A (ja) | 汎用組み合わせ論理モジュール | |
| JPH01271833A (ja) | シフタ | |
| JPH02309427A (ja) | 集積回路装置 | |
| JPH0213124A (ja) | プログラマブル論理素子 | |
| KR100193512B1 (ko) | 반도체장치의 계수회로 | |
| US5477168A (en) | Finite state machine with means for the reduction of noise effects | |
| US20020075040A1 (en) | Method and device for configuring an electrical circuit | |
| JPS5983260A (ja) | 大規模集積回路の製造方法 | |
| JPH01311723A (ja) | 構成を変更可能な論理要素 | |
| KR100219529B1 (ko) | 마이크로 콘트롤러 | |
| JPH03238914A (ja) | Ｄフリップフロップ回路 | |
| JPH09330340A (ja) | ステートマシン設計装置 | |
| JPS6184123A (ja) | 論理集積回路 | |
| JPH0425984A (ja) | 汎用論理装置 | |
| JPH03244214A (ja) | 多数決論理回路 | |
| JPH02206222A (ja) | カウンタ | |
| JPH0779247B2 (ja) | デコ−ド回路 | |
| JPH06230930A (ja) | 同期式順序回路の状態割当て装置 | |
| JPS5961040A (ja) | 集積回路用検査回路 | |
| JPH11119976A (ja) | データ分割並列シフタ | |
| JPS5916060A (ja) | メモリ制御回路 | |
| JPH04235619A (ja) | 情報処理装置 | |
| JPH0310321A (ja) | 演算回路 | |
| JPH02105084A (ja) | 半導体集積回路装置 | |
| JPH0423125A (ja) | 算術論理演算回路 |