JPH023095A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、レイアウト表示をすることのできる表示装置
に関する。

従来の技術 近年、電子タイプライタ、ワードプロセッサ等の表示装
置は、ページ中の文書の文字構成や配置イメージを表示
できる機能を有するものが増えている。レイアウト表示
は、文書中の１文字を単純化し、１つの点、箱、あるい
は線分等で表現し、大きなページサイズのものを表示装
置の画面中に表示できるものが求められている。第７図
のレイアウト表示はこの表示例を示したものである。文
書中の文字“Ｆ”Ｇ”等は、画面中の最小画素（以下ド
ツトと称す）によって構成されている。

これらの表示によって作成および編集中の文書の印刷イ
メージが明確化し、文字の並び、位置等のレイアウト修
正を容易に行うことができる。このレイアウトは表示は
先に述べたように通常の文字表示に比べ、文字間隙や行
間隙が異なるため、ビットマツプ表示制御方式と呼ばれ
る表示制御方式を用いている。

以下従来のレイアウト表示におけるビットマツプ表示制
御方式の具体例について説明する。第２図は、従来のビ
ットマツプ表示制御方式のブロック図であり、一般にそ
の表示装置は陰極線管を用いた周期的走査によって表示
画面を構成した表示器である。１は処理回路であり、１
２は表示制御回路であり、表示器９において要求される
水平同期信号ＨＳＹＮＣや垂直同期信号ＶＳＹＮＣを発
生したりビットマツプメモリ１３から表示データを読み
出すための表示アドレスを生成する。ビットマツプメモ
リ１３は表示制御回路１２によって与えられたアドレス
のデータを一定周期で出力する。出力の周期は水平同期
信号Ｈ８ＹＮＣに同期している。ビットマツプメモリ３
から出力される表示データはパラレルデータであるため
、表示器９のシリアル走査に合わせて、パラレルデータ
からシリアルデータヘデータ変換を行い表示器９へ出力
される。６はこのパラレルデータからシリアルデータへ
の変換を行うパラレル・シリアル変換回路である。１４
は表示される文字フォントを格納したフォントメモリで
あり、１１は印字や表示をするべき文字データを記憶し
た文書メモリである。処理回路１は文書メモリ１１から
文字コードを読み出しアドレスバスからそのアドレスが
与えられ、与えられたアドレス中のデータがフォントメ
モリ１４から読み出されビットマツプメモリ１３に展開
される。以上のように構成されたヒツトマツプ表示制御
方式についてその動作を説明する。

例えば、文字“Ａ　”を表示する場合この“Ａ゛を構成
する画素群は、フォントメモリ１４に第４図のように記
憶されており、処理回路１はこのフォントメモリ１４の
アドレスをセットすることによってフォントデータが読
み出せる。文字°″Ａ　”の最上位のフォント行は“０
００１０ｏ　ｏ　ｏ　”であり、この値をフォントメモ
リ１４よりリートした後、処理回路１はビットマツプメ
モリ１３にセ、ソトする。例えば、表示器９上の左上角
に°°Ａ”を表示するとすれば、ヒツトマツプメモリ１
３の対応するアドレスに処理回路１はフォントデータを
書き込む。文字”Ａ”は第３図に示すように縦１６、横
８で構成されており、フォントメモリ１４の読み出しと
ビットマツプメモリ１３への書き込みを１６回繰り返す
ことによって文字”Ａ”のフォントを表示する。ビット
マツプメモリ１３中に書き込まれたデータは一定周期で
読み出され、パラレル・シリアル変換回路８によって映
像信号として表示器９へ出力される。このように記録単
位と１対１に対応づけられているため、第７図に示す様
なレイアウト表示を行う際、文書中の文字位置に文字が
存在する場合は、対応するビットマツプメモリ１３のビ
ットを１にし、文字が存在しない場合はＯに設定するこ
とによってレイアウト表示が行われる。

発明が解決しようとする課題 しかしながらこの場合、１文字を表示するためにはフォ
ントメモリより表示メモリへのリードライト動作を１６
回も繰り返す必要があり、ローコストで低スピードの処
理回路を持つ表示装置では、表示スピードが遅（なる。

特に画面全体を移動させるスクロールの場合、動作スピ
ードが著しく遅くなっていた。これを解決するためにキ
ャラクタデイスプレィ方式が用いられるが、この方式で
はレイアウト表示が難しかった。

課題を解決するための手段 この課題を解決するために本発明は文書のレイアウトを
識別しコード化して記憶し、このコード化されたし・イ
アウドに対応したレイアウト表示パターンを記憶したパ
ターン発生手段を設けてなる。

作用 この構成によって、レイアウト表示はキャラクタデイス
プレィ方式による表示装置であっても、レイアウト表示
を行なうことができる。

実施例 以下、本発明の一実施例を図面を参照して詳細に説明す
る。第１図゛は、本発明の一実施例である表示装置の構
成を示すブロック図である。１は処理回路で、各デバイ
スの制御や論理判断を行なう。

２は表示制御回路で水平同期信号Ｈ３ＹＮＣや垂直同期
信号ＶＳＹＮＣを発生したり、表示メモリ３の書き込み
制御を行なう。３は表示メモリで表示ｍす御回路２によ
って表示すべき文字コードやレイアウトコードを記憶す
る。４は表示文字属性を一定時間保持し出力する属性ラ
ッチ回路、５は表示文字コードを一定時間保持し出力す
る文字コードラッチ回路である。７はフォントメモリで
文字コードに対応して表示パターである文字フォントを
記憶しているが、第６図に示すようなレイアウトコード
に対応したレイアウトパターンを記憶したレイアウトフ
ォントエリア１０を有している。

６はフォントメモリ７から出力されるフォントパターン
を属性ラッチ回路４からの属性信号に応答して、修正変
更するパラレルアトリビュート変換器８は、パラレルア
トリビュート変換器６から出力されるパラレルデータの
フォントパターンデータをシリアルのフォントパターン
データに変換し映像信号とするパラレル・シリアル変換
器である。

９は表示制御回路２からの水平同期信号Ｈ３ＹＮＣと垂
直同期信号ＶＳＹＮＣとに同期した操作動作に従って、
パラレル・シリアル変換器８からの映像信号を可視出力
する表示器である。１１は文書メモリで印刷や表示を行
なうための文字コードが記憶されている。

以上のように構成された表示装置について以下にその動
作を説明する。まず、通常の文字表示について説明する
。文書メモリ１１に記憶された例えば“Ａ　”という文
字を表示器９の表示画面に表示する場合、“Ａ　”に対
応する文字コードを４１ｈ（ｈは１６進数を示す記号）
とすれば、表示制御回路２は、この文字コード４１ｈを
表示させたい位置に対応する表示メモリ３に書き込む。

表示文字属性は一般にリバース、アンダーライン、ブリ
ンク、ハイライト等がある。リバースは文字フォントの
フォアグランド（第３図の斜線部）と文字フォントのバ
ックグランド（第３図の斜線部以外の部分〉との反転を
行い、アンダーラインは文字の下に愼線を引（という属
性であり、ブリンクは文字のフォアグランドが点滅する
。ハイライトは文字のフォアグランドの輝度が向上する
機能である。このように１つの表示文字に対しである属
性を各々付与することによって種々の文字表示が可能と
なる。これらの文字コード七属性情報は、一般にメモリ
の１バイトが各々に与えられており、各属性に対しては
、夫々１ビツトが割当てである。文字コードと属性コー
ドは表示制御回路２より与えられたアドレスによって表
示メモリ３より出力される。出力されたコードは各々の
属性ラッチ回路４及び文字コードラッチ回路５にラッチ
される。ラッチされた文字コードは、出力される文字フ
ォントパターンが格納されたフォントメモリ７のフォン
ト位置を示すアドレスとなり、多数の文字フォント中よ
り１つが選択される。フォントメモリ７のデータ゛とア
ドレスの関係を第４図に示す。今１つの文字フォントパ
ターンが縦１６ドツト横８ドツトで構成されていると仮
定するとフォントメモリ７のアドレスビット４からビッ
ト１１に文字コードラッチ回路５からの出力が接続され
ている。フォントメモリ７のアドレスビット３からビッ
トＯは表示制御回路２より出力されるラスターアドレス
バスと呼ばれるアドレス制御線に接続されている。ラス
ターアドレスは表示制御回路２が文字フォントパターン
の並びを横方向に順次出力するための選択情報である。

第３図に示すようにラスターアドレスの順序で文字フォ
ントパターが配置されている。表示制御回路２は一行毎
にそのラスターアドレスを設定していくことによって文
字として画素が構成される。ラスターアドレスと文字コ
ードによって与えられたアドレスに従ってフォントメモ
リ７は１ラスターのフォントパターンを１バイトパラレ
ルで出力する。出力されたパラレルなフォントパターン
は文字コードに対応する属性コードに従って、パラレル
アトリビュート変換器６内でパターン変換が行なわれる
。例えばリバースビットがオンである場合この１ライン
分の文字フォントパターンはパラレルアトリビュート変
換器６内で一括して反転され、フォアグランドとバック
グランドのオンとオフが逆転表示される。パラレルアト
リビュート変換器６から出力されたパラレルデータはパ
ラレル・シリアル変換器８においてシリアルデータに変
換され表示装置９へと転送される。

次にレイアウト情報の表示について説明する。

第５図はキャラクタデイスプレィ方式の一文字分のドツ
ト構成を示す図で、第３図と同様に縦１６ドツト、横８
ドツトである。ここで斜線を引いた、各４ドツトの８個
の升目で８文字分のレイアウトを表示するようにしであ
る。この８文字の文字配列における文字の有無の状態の
組み合わせの数は２ｇ　＝２５６通りあり、１バイト、
つまり８ビツトでこの組み合わせ集合の中の１つを特定
することができる。この１バイトコードをレイアウトコ
ードと称する。レイアウトコードに対応するレイアウト
フォントは第６図に示すようにレイアウトコードから規
定されるパターンにより規則的に構成されており、必要
とされるレイアウトフォントのパターンからそのコード
への逆変換が容易に行なえるようになっている。レイア
ウト表示を行なう場合、文書メモリの１ページ内の文書
中の文字位置に対応するものをレイアウトフォントの１
つのドツト（以下、レイアウトドツトと称する）として
縦４行横２文字分の１ブロツクをルイアウトフォントに
対応させて、文字の有無を処理回路１で識別している。

そして、そのレイアウトコードを表示メモリ３に格納し
ている。第８図の左側の文書メモリ１１の一部をレイア
ウトフォントのレイアウトコードに書き替えて表示メモ
リ３に格納したものが右側に示すものである。これと同
時に同コードが文字コードと区別させるため、文字属性
コード中に設けられたレイアウト用ビットをオンにして
表示メモリ３に書き込む。レイアウトビットがオンの場
合、フォントメモリ７の最上位アドレスが１となり、あ
らかじめ上位アドレスに設定されていたレイアウトフォ
ントとそのコードで選択し、表示制御回路２から出力さ
れるラスターアドレスに従って１ラスタ一分のレイアウ
トパターンが表示器９へ出力される。

発明の効果 本発明は、文書を構成する文字のレイアウトを所定の文
字数分の領域毎にコード化してこのコードから対応する
レイアウトコードをアクセスして表示するようにしたの
で、低速のＣＰＵを用いたキャラクタデイスプレィ方式
の表示装置であっても、レイアウトフォントを追加する
ことで容易にレイアウト表示を行うことができる。

【図面の簡単な説明】

箪１閉は大登叩の一宙倫例でネス突テ枯脣小÷−成を示
すブロック図、第２図は従来のビットマツプ方式の表示
装置の構成を示すブロック図、第３図は文字フォントの
例を示す概略図、第４図は文字フォントメモリ内のデー
タとアドレスとの関係を示す概略図、第５図はレイアウ
トフォントのドツト構成を示す概略図、第６図はレイア
ウトコードとレイアウトフォントとの対応関係を示す概
略図、第７図は文書とレイアウト表示の表示画面の対応
を示す概略図、第８図は文書メモリ内のデータと表示メ
モリ内のレイアウトコードとの対応を示す概略図である
。 １・・・・処理回路 ２・・・・表示制御回路 ３・・・・表示メモリ ７・・・・フォントメモリ ９・・・・表示器 １０・・・・レイアウトフォントエリア１１・・・・文
書メモリ 第 図 ナータ乙ット 第 図 第 図 弔 図 文 ビット 第 図

Claims (1)

【特許請求の範囲】
1. 文字のコードデータを記憶する記憶手段と、前記記憶手
   段に記憶された文字コードのレイアウトを所定の文字数
   分の領域毎に識別する識別手段と、前記識別手段によっ
   て識別されたレイアウトをコード化して記憶する表示記
   憶手段と、前記コード化されたレイアウトに対応したレ
   イアウト表示パターンを記憶したパターン発生手段と、
   前記パターン発生手段からのレイアウト表示パターンを
   表示する表示手段とを有することを特徴とする表示装置
   。