JPH0232153U - - Google Patents
Info
- Publication number
- JPH0232153U JPH0232153U JP10781188U JP10781188U JPH0232153U JP H0232153 U JPH0232153 U JP H0232153U JP 10781188 U JP10781188 U JP 10781188U JP 10781188 U JP10781188 U JP 10781188U JP H0232153 U JPH0232153 U JP H0232153U
- Authority
- JP
- Japan
- Prior art keywords
- variable
- address
- trace memory
- instruction code
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図は本考案に係る変数トレース回路の一実
施例を示す要部構成図、第２図はタイムチヤート
、第３図はトレースメモリの格納状態を示す説明
図である。 １……アドレスマルチポイントメモリ、２……
トレースメモリ、３……上位アドレスカウンタ、
４……下位アドレスカウンタ、５，６，７……ゲ
ート。
施例を示す要部構成図、第２図はタイムチヤート
、第３図はトレースメモリの格納状態を示す説明
図である。 １……アドレスマルチポイントメモリ、２……
トレースメモリ、３……上位アドレスカウンタ、
４……下位アドレスカウンタ、５，６，７……ゲ
ート。
Claims (1)
- 【実用新案登録請求の範囲】 高級言語で記述されたプログラムを実行するマ
イクロコンピユータ機器を支援対象とするインサ
ーキツト・エミユレータにおいて、 予め設定したスタテイツク変数の固有アドレス
をマイクロプロセツサがアクセスするバスサイク
ルで一致信号を送出するアドレスマルチポイント
メモリと、 各バスサイクルでバス上の各種データを記録す
るトレースメモリと、 このトレースメモリの上位アドレスを生成する
上位アドレスカウンタと、 前記トレースメモリの下位アドレスを生成する
下位アドレスカウンタと、 マイクロプロセツサが出力する読み出しあるい
は書き込みの信号を基に生成されたトレースメモ
リ書き込み信号の中から命令コードフエツチサイ
クルおよび前記変数アドレス一致信号が生じるバ
スサイクルだけを抽出するゲート手段 を具備し、前記トレースメモリの上位アドレス
を固定したまま下位アドレスカウンタを更新しな
がら命令コードフエツチサイクルのみを順次トレ
ースメモリへ書き込んでゆき、前記変数アドレス
一致信号が生じたバスサイクルをトレースメモリ
へ書き込んだ後に上位アドレスを更新するように
して、常に変数アクセスが発生する直前の命令コ
ードフエツチサイクルを数サイクル分トレースメ
モリ内に記録しておくことによつて、プログラム
の実行処理に影響を与えずに指定した変数値に加
えてその変数アクセスを行つた命令コードのアド
レスを検知することができるようにしたことを特
徴とする変数トレース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10781188U JPH0232153U (ja) | 1988-08-16 | 1988-08-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10781188U JPH0232153U (ja) | 1988-08-16 | 1988-08-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0232153U true JPH0232153U (ja) | 1990-02-28 |
Family
ID=31342558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10781188U Pending JPH0232153U (ja) | 1988-08-16 | 1988-08-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0232153U (ja) |
-
1988
- 1988-08-16 JP JP10781188U patent/JPH0232153U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JPS6355091B2 (ja) | ||
| JP2578182B2 (ja) | デ−タ処理装置及びデ−タ処理システム | |
| JP3728368B2 (ja) | リソース競合チェック装置、アセンブル装置、リンク装置、命令パイプラインシミュレーション装置、リソース競合チェック方法、およびリソース競合チェックプログラムを記録した媒体 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPS61160154A (ja) | プログラム開発支援装置 | |
| JPS6044140U (ja) | マイクロプロセッサ等のデバッグ装置 | |
| JPH0172651U (ja) | ||
| JPH03266139A (ja) | プログラムデバグ方式 | |
| JPH0420698U (ja) | ||
| KR880011658A (ko) | 정보 처리장치 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH0253147A (ja) | マイクロプログラム検証方式 | |
| JPH02109146A (ja) | プログラムデバツグ装置 | |
| JPS60147849A (ja) | マイクロプログラムのデバツグを行う方式 | |
| JP2910548B2 (ja) | データチェック装置 | |
| JPS59122635U (ja) | ８ビツトマイクロプロセツサ用プログラムデバツグ装置 | |
| JPS62290944A (ja) | マイクロプログラム評価方式 | |
| JPH05197596A (ja) | トレーサ | |
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPH02202641A (ja) | プログラム実行時特性解析方式 | |
| JPH0215952B2 (ja) | ||
| JPS63282533A (ja) | インサ−キット・エミュレ−タ | |
| KR920020298A (ko) | 프로그래머블 제어장치 |