JPH0420698U - - Google Patents
Info
- Publication number
- JPH0420698U JPH0420698U JP6235390U JP6235390U JPH0420698U JP H0420698 U JPH0420698 U JP H0420698U JP 6235390 U JP6235390 U JP 6235390U JP 6235390 U JP6235390 U JP 6235390U JP H0420698 U JPH0420698 U JP H0420698U
- Authority
- JP
- Japan
- Prior art keywords
- ram
- refresh
- refreshing
- cycle
- access means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dram (AREA)
Description
第１図は本考案の基本的構成を示す図、第２図
はプログラムと処理データとをＤ−ＲＡＭに蓄積
させるコンピユータシステムのシステム回路図、
第３図は外部メモリからプログラムを読出してデ
ータ処理を実行する場合におけるＤ−ＲＡＭのリ
フレツシユ動作手順を示すフローチヤート、第４
図はアドレスバス、データバス、チツプセレクト
信号、リフレツシユ信号の出力タイミングの一例
を示すタイミングチヤートである。 １……第一のＤ−ＲＡＭ、２……第二のＤ−Ｒ
ＡＭ、３……アクセス手段、４……選択リフレツ
シユ手段、５……基本リフレツシユ手段、６……
データ加工手段。
はプログラムと処理データとをＤ−ＲＡＭに蓄積
させるコンピユータシステムのシステム回路図、
第３図は外部メモリからプログラムを読出してデ
ータ処理を実行する場合におけるＤ−ＲＡＭのリ
フレツシユ動作手順を示すフローチヤート、第４
図はアドレスバス、データバス、チツプセレクト
信号、リフレツシユ信号の出力タイミングの一例
を示すタイミングチヤートである。 １……第一のＤ−ＲＡＭ、２……第二のＤ−Ｒ
ＡＭ、３……アクセス手段、４……選択リフレツ
シユ手段、５……基本リフレツシユ手段、６……
データ加工手段。
Claims (1)
- 【実用新案登録請求の範囲】 プログラムと処理データをＤ−ＲＡＭに蓄積さ
せるコンピユータシステムにおいて、 プログラムを蓄積する第一のＤ−ＲＡＭと、 処理データを蓄積する第二のＤ−ＲＡＭと、 命令フエツチサイクルにおいては第一のＤ−Ｒ
ＡＭを、データのリード／ライトサイクルにおい
ては第二のＤ−ＲＡＭを選択的にアクセスするア
クセス手段と、 アクセス手段が第一のＤ−ＲＡＭをアクセス中
には第二のＤ−ＲＡＭを継続的にリフレツシユし
、アクセス手段が第二のＤ−ＲＡＭをアクセス中
には第一のＤ−ＲＡＭを継続的にリフレツシユす
る選択リフレツシユ手段と、 第一または／及び第二のＤ−ＲＡＭが選択リフ
レツシユ手段で所定時間内にリフレツシユされな
い場合に、第一または／及び第二のＤ−ＲＡＭに
対して基本リフレツシユサイクルでリフレツシユ
を行う基本リフレツシユ手段 とを具備したことを特徴とするＤ−ＲＡＭのリフ
レツシユ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235390U JPH0420698U (ja) | 1990-06-13 | 1990-06-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235390U JPH0420698U (ja) | 1990-06-13 | 1990-06-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0420698U true JPH0420698U (ja) | 1992-02-20 |
Family
ID=31591424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235390U Pending JPH0420698U (ja) | 1990-06-13 | 1990-06-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0420698U (ja) |
-
1990
- 1990-06-13 JP JP6235390U patent/JPH0420698U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056639Y2 (ja) | ||
| JPH029401Y2 (ja) | ||
| JPS6320253U (ja) | ||
| KR880002304Y1 (ko) | Dram의 행열 어드레스 선택회로 | |
| JPH0482735U (ja) | ||
| JPH0250899U (ja) | ||
| JPS60166899U (ja) | 記憶装置 | |
| JPH01144944U (ja) | ||
| JPS6368052U (ja) | ||
| JPH0181794U (ja) | ||
| KR20000046884A (ko) | 개인 휴대용 단말기의 데이터 제어 장치 | |
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPH05108537A (ja) | マイクロコンピユータに於けるメモリデータ転送方法 | |
| JPH0166697U (ja) | ||
| JPS61163400U (ja) | ||
| JPH0458761U (ja) | ||
| JPH0322288A (ja) | ダイナミック型半導体記憶装置 | |
| JPH04168543A (ja) | ダイナミックメモリ制御回路 | |
| JPH11134291A5 (ja) | バス制御装置 | |
| JPS61136396U (ja) | ||
| JPH0246246U (ja) | ||
| JPS63161499U (ja) | ||
| JPH0363246U (ja) | ||
| JPH0455658U (ja) | ||
| JPS6324747U (ja) |