JPH0253147A - マイクロプログラム検証方式 - Google Patents
マイクロプログラム検証方式Info
- Publication number
- JPH0253147A JPH0253147A JP63204376A JP20437688A JPH0253147A JP H0253147 A JPH0253147 A JP H0253147A JP 63204376 A JP63204376 A JP 63204376A JP 20437688 A JP20437688 A JP 20437688A JP H0253147 A JPH0253147 A JP H0253147A
- Authority
- JP
- Japan
- Prior art keywords
- register
- extended
- address
- microprogram
- control memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分腎〕
この発明は１．マイクロプログラム制御方式の計算機シ
ステムにおける。マイクロプログラムの開発検証を容易
に行うための方式に関するものである。さらに詳しくい
うと、デバッグ中に一度もアクセスされないマイクロア
ドレスを容易に知ることが出来ろ方式に関するものであ
る。
ステムにおける。マイクロプログラムの開発検証を容易
に行うための方式に関するものである。さらに詳しくい
うと、デバッグ中に一度もアクセスされないマイクロア
ドレスを容易に知ることが出来ろ方式に関するものであ
る。
第２図は従来のマイクロプログラム制御方式を示す図で
ある。図において、（１）はマイクロアドレスを保持す
るマイクロアドレスレジスタ、（２）はマイクロ命令を
格納する制御記憶、（３）は制御記憶（２）から読みだ
したマイクロ命令を格納するマイクロ命令レジスタであ
る。
ある。図において、（１）はマイクロアドレスを保持す
るマイクロアドレスレジスタ、（２）はマイクロ命令を
格納する制御記憶、（３）は制御記憶（２）から読みだ
したマイクロ命令を格納するマイクロ命令レジスタであ
る。
次に動作について説明する。マイクロアドレスレジスタ
（１）には次に実行するマイクロ命令のアドレスが格納
されている。制御記憶（２）にはマイクロ命令が格納さ
れている。マイクロアドレスレジスタ（１）に格納され
たアドレスが差し示す制御記憶（２）の内容がマイクロ
命令レジスタ（３）に読みだされて格納されろ。マイク
ロプログラムのデバッグを行った後に、−度もアクセス
されなかった番地を知るためには、一連のデバッグ作業
中にレジスタ（１）のマイクロアドレスを逐次ｇ測記録
して、デバッグ作業後に、すべての番地を実行したかを
解析する。
（１）には次に実行するマイクロ命令のアドレスが格納
されている。制御記憶（２）にはマイクロ命令が格納さ
れている。マイクロアドレスレジスタ（１）に格納され
たアドレスが差し示す制御記憶（２）の内容がマイクロ
命令レジスタ（３）に読みだされて格納されろ。マイク
ロプログラムのデバッグを行った後に、−度もアクセス
されなかった番地を知るためには、一連のデバッグ作業
中にレジスタ（１）のマイクロアドレスを逐次ｇ測記録
して、デバッグ作業後に、すべての番地を実行したかを
解析する。
従来のマイクロプログラム検証方式は以上のように構成
されているので、マイクロプログラムをデバッグする場
合に、マイクロアドレスを逐次観測記録する装置を別に
設ける必要があり、さらに。
されているので、マイクロプログラムをデバッグする場
合に、マイクロアドレスを逐次観測記録する装置を別に
設ける必要があり、さらに。
記録した膨大なｎ測結果はマイクロ命令の実行順のアド
レスでありソートされていないため、解析に多大な労力
を必要とするなどの！Ｉｒｓがあった。
レスでありソートされていないため、解析に多大な労力
を必要とするなどの！Ｉｒｓがあった。
この発明１ま上記のような！Ｉ！ｆ！題を解消するため
になされたもので、マイクロアドレスを逐次観測記録す
る装置を別に設けることなしに、すべての番地を実行し
たかどうかを容易に検出でき、実行しなかった番地を容
易に知ることができる方式を得ることを目的とする。
になされたもので、マイクロアドレスを逐次観測記録す
る装置を別に設けることなしに、すべての番地を実行し
たかどうかを容易に検出でき、実行しなかった番地を容
易に知ることができる方式を得ることを目的とする。
この発明に係わるマイクロプログラム検証方式は、マイ
クロプログラムを格納する制御記憶とは別に制御記憶の
凡ての番地に１対１に対応して存在する書き換え可能な
拡張記憶と、マイクロアドレスレジスタが差し示す番地
の拡張記憶に格納するデータを保持するマイクロデータ
レジスタと２マイクロアドレスレジスタが差し示す番地
の拡張記憶から読みｔ＝ ｔ、 ｔこデータを保持する
拡張マイクロ命令レジスタとを具備するとともに、拡張
マイクロ命令レジスタの内容を容易に観測できろように
したものである。
クロプログラムを格納する制御記憶とは別に制御記憶の
凡ての番地に１対１に対応して存在する書き換え可能な
拡張記憶と、マイクロアドレスレジスタが差し示す番地
の拡張記憶に格納するデータを保持するマイクロデータ
レジスタと２マイクロアドレスレジスタが差し示す番地
の拡張記憶から読みｔ＝ ｔ、 ｔこデータを保持する
拡張マイクロ命令レジスタとを具備するとともに、拡張
マイクロ命令レジスタの内容を容易に観測できろように
したものである。
この発明におけるマイクロプログラム検証方式は、予め
拡張制御記憶のすべての番地をクリアしておき、マイク
ロ命令を実行するごとに実行した番地に対応する拡張制
御記憶に特定のデータパターンを書き込み、検証作業の
終了時に拡張制御記憶のすべての番地の内容を読みだし
て、その内容が前記データパターンと一致しているかど
うかをチエツクすることで、一連のデバッグの過程で実
行しなかった番地を容易に見つけることができる。
拡張制御記憶のすべての番地をクリアしておき、マイク
ロ命令を実行するごとに実行した番地に対応する拡張制
御記憶に特定のデータパターンを書き込み、検証作業の
終了時に拡張制御記憶のすべての番地の内容を読みだし
て、その内容が前記データパターンと一致しているかど
うかをチエツクすることで、一連のデバッグの過程で実
行しなかった番地を容易に見つけることができる。
以下、この発明の一実施例を図について説明する。第１
図において、（１）はマイクロアドレスを保持するマイ
クロアドレスレジスタ、（２）はマイクロ命令を格納す
る制御記憶、（３）は制御記憶（２）から読みだしたマ
イクロ命令を格納するマイクロ命令レジスタ、（４）は
制御記ｅ（２）の凡ての番地に１対１に対応して存在す
る拡張制御記憶、（５）はマイクロアドレスレジスタ（
１）が差し示す拡張制御記１１！ （４１の内容を読み
だして保持する拡張マイクロ命令レジスタ、（６）はマ
イクロアドレスレジスタ（１）が差し示す拡張制御記！
（４１に書き込むデータを保持するマイクロデータレ
ジスタ、（７）は拡張制御記憶（４）の書き込みまｔこ
は読みだしを決定するフラグである。
図において、（１）はマイクロアドレスを保持するマイ
クロアドレスレジスタ、（２）はマイクロ命令を格納す
る制御記憶、（３）は制御記憶（２）から読みだしたマ
イクロ命令を格納するマイクロ命令レジスタ、（４）は
制御記ｅ（２）の凡ての番地に１対１に対応して存在す
る拡張制御記憶、（５）はマイクロアドレスレジスタ（
１）が差し示す拡張制御記１１！ （４１の内容を読み
だして保持する拡張マイクロ命令レジスタ、（６）はマ
イクロアドレスレジスタ（１）が差し示す拡張制御記！
（４１に書き込むデータを保持するマイクロデータレ
ジスタ、（７）は拡張制御記憶（４）の書き込みまｔこ
は読みだしを決定するフラグである。
次に動作について説明する。予め拡張制御記憶（４）の
凡ての番地の内容を“０”にしておく。また。
凡ての番地の内容を“０”にしておく。また。
フラグ（７）を書き込みモードにする。デバッグを開始
した時点から、マイクロ命令が実行されろごとに実行し
たマイクロアドレスに対応する拡張制御記憶（４）にマ
イクロデータレジスタ（６）の内容が格納される。一連
のデバッグが終了した時点で、フラグ（７）を読みだし
モードにする。拡張制御記ｅ（４）の内容を順次拡張マ
イクロ命令レジスタ（５）を経由して読みだす。読みだ
した内容がマイクロデータレジスタ（６）の内容と異な
ると、その番地がデバッグ中に実行されなかった番地で
ある乙とを知ることができる。
した時点から、マイクロ命令が実行されろごとに実行し
たマイクロアドレスに対応する拡張制御記憶（４）にマ
イクロデータレジスタ（６）の内容が格納される。一連
のデバッグが終了した時点で、フラグ（７）を読みだし
モードにする。拡張制御記ｅ（４）の内容を順次拡張マ
イクロ命令レジスタ（５）を経由して読みだす。読みだ
した内容がマイクロデータレジスタ（６）の内容と異な
ると、その番地がデバッグ中に実行されなかった番地で
ある乙とを知ることができる。
〔発明の効果〕
以上のように、この発明によれば制御記憶と（士別の拡
張制御記憶を設け、任意のデータパターンを本来のマイ
クロ命令を乱すことなく書き込むようにし、一連のデバ
ッグ作業後、拡張制御記憶から読みだした信号を容易に
観測できるようにしたので、拡張制御記憶に書き込まれ
た値が前記任意のデータパターンと異なる場合の番地が
デバッグ中に実行されなかったことを容易に知ることが
できる。
張制御記憶を設け、任意のデータパターンを本来のマイ
クロ命令を乱すことなく書き込むようにし、一連のデバ
ッグ作業後、拡張制御記憶から読みだした信号を容易に
観測できるようにしたので、拡張制御記憶に書き込まれ
た値が前記任意のデータパターンと異なる場合の番地が
デバッグ中に実行されなかったことを容易に知ることが
できる。
第１図はこの発明の一実施例によるマイクロプログラム
検証方式を示す図、第２図は従来のマイクロプログラム
検証方式を示す図である。 （１）はマイクロアドレスレジスタ、（２）は制御記憶
。 （３）はマイクロ命令レジスタ、（４）は拡張制御記憶
。 （５）は拡張マイクロ命令レジスタ、（６）はマイクロ
データレジスタ、（７）はフラグ。 なお２図中、同一符号は同一または相当部分を示す。
検証方式を示す図、第２図は従来のマイクロプログラム
検証方式を示す図である。 （１）はマイクロアドレスレジスタ、（２）は制御記憶
。 （３）はマイクロ命令レジスタ、（４）は拡張制御記憶
。 （５）は拡張マイクロ命令レジスタ、（６）はマイクロ
データレジスタ、（７）はフラグ。 なお２図中、同一符号は同一または相当部分を示す。
Claims (1)
- マイクロ命令を格納する制御記憶と、マイクロアドレ
スを保持するマイクロアドレスレジスタと、マイクロア
ドレスレジスタが差し示す番地の拡張記憶から読みだし
たデータを格納するマイクロ命令レジスタとを備えたマ
イクロプログラム制御方式に於て、前記制御記憶の凡て
の番地に１対１に対応して存在する書き換え可能な拡張
記憶と、前記書き換え可能な拡張記憶の書き込みまたは
読みだしの状態を決定するフラグと、前記マイクロアド
レスレジスタが差し示す番地の拡張記憶に格納するデー
タを保持するマイクロデータレジスタと、前記マイクロ
アドレスレジスタが差し示す番地の拡張記憶から読みだ
したデータを保持する拡張マイクロ命令レジスタとを具
備したことを特徴とするマイクロプログラム検証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63204376A JPH0253147A (ja) | 1988-08-17 | 1988-08-17 | マイクロプログラム検証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63204376A JPH0253147A (ja) | 1988-08-17 | 1988-08-17 | マイクロプログラム検証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0253147A true JPH0253147A (ja) | 1990-02-22 |
Family
ID=16489497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63204376A Pending JPH0253147A (ja) | 1988-08-17 | 1988-08-17 | マイクロプログラム検証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0253147A (ja) |
-
1988
- 1988-08-17 JP JP63204376A patent/JPH0253147A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0253147A (ja) | マイクロプログラム検証方式 | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JP2910548B2 (ja) | データチェック装置 | |
| JPS61290546A (ja) | マイクロプログラム制御装置のトレ−ス方式 | |
| JPH0217552A (ja) | 性能データ計測方式 | |
| JPH0697395B2 (ja) | 電子楽器 | |
| JPH0326416B2 (ja) | ||
| JPH06119508A (ja) | Ｉｃカード | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH071612B2 (ja) | ディスクドライブ処理のテスト方式 | |
| JPS6375848A (ja) | デバツグ履歴記録方式 | |
| JPS59133645A (ja) | マイクロ命令実行記録方法 | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPH01163860A (ja) | 入出力制御装置 | |
| JPS6158049A (ja) | エラ−検出方式 | |
| JPS6170644A (ja) | プログラムデバク方式 | |
| JPH11212819A (ja) | 制御ファームウエアのデバッグ方式 | |
| JPH06139093A (ja) | ハードウェア障害の再現試験方式 | |
| JPH10177505A (ja) | エミュレータ装置 | |
| JPH05216718A (ja) | デバッグ方法 | |
| JPH03271837A (ja) | Ｍｔ系テストプログラム・テスト方式 | |
| JPH07191875A (ja) | デバッガー | |
| JPS62168241A (ja) | マイクロプログラム制御装置 | |
| JPH02197933A (ja) | トレーサ方式 |